基于Freeze技術(shù)的低功耗設計

由于更嚴格的功耗限制、規(guī)范和標準要求，系統(tǒng)設計師現(xiàn)在比什么時候都關(guān)注功耗問題。對于下一代的設計，功耗預算通常得到穩(wěn)定的控制，或者降低，但卻增加了更多的特性和處理能力需求。通常，盡管產(chǎn)品特性和性能需求不斷增加，功耗預算還是很緊張，功能和性能的增加與降低功耗的目的是相矛盾的。摩爾定律效應縮小了工藝的尺寸加大了功耗問題，而且由于高的晶體管泄漏增加了靜態(tài)功耗。

如數(shù)碼相機、無線手持設備、智能電話和多媒體播放器這些電池供電應用的增長，推動了對低功耗半導體器件的需求。這種需求的爆發(fā)性增長加之對節(jié)能的不斷提高的要求，特別是與電池壽命相關(guān)的節(jié)能要求，導致對低功耗半導體技術(shù)的全球性需求。其結(jié)果是，半導體設計師開始研究如何在不增加系統(tǒng)的功率條件下，不斷地提高性能、降低成本并延長電池的壽命。

需要低功耗的半導體技術(shù)的應用可以是電池供電的電器、具有可靠性考慮的熱敏感應用，或者具有嚴格功率預算以及冷卻方法受限的交流電供電應用。需要低功耗解決方案的應用包括從便攜式電子產(chǎn)品到工業(yè)測試和測量設備，以及可移動的醫(yī)療電子設備和汽車應用以及軍用和航空應用。

對于這些應用，可以使系統(tǒng)快速進入和退出低功耗模式，最終獲得最低的功耗和很長的系統(tǒng)空閑時間。其它的考慮包括設計安全性、原型建立、外形尺寸、設計復用以及現(xiàn)場可升級能力。
傳統(tǒng)上，專用集成電路(ASIC)和復雜的可編程邏輯器件(CPLD)解決了便攜式市場的需求。然而，當今某些低功耗應用中所使用的CPLD開始失去其魅力，這主要因為對更高端特性的需求增加、需要額外的邏輯以及相對較高成本導致。由于產(chǎn)品面市時間更長，并且在滿足不斷變化的標準以及后期的設計修改上缺乏足夠的靈活性，使用ASIC的風險變得更高，常常對于某些便攜式應用來說并不適用，這些應用的市場動態(tài)改變導致更傾向于采用低功耗的PLD和FPGA。

這樣一來，隨著終端產(chǎn)品壽命縮短、競爭加劇以及產(chǎn)品上市時間對產(chǎn)品的成功有極大的影響，可編程的半導體平臺成為首先的解決方案。使用可編程解決方案是最容易的，且最快上市、獲利的。然而，這些可編程平臺還應該滿足所有其它的設計要求，例如成本、功能和性能、尺寸、安全性，以及必然的功率問題。市場研究公司iSuppli預測，20億美元的ASIC市場可能有3億美元的分額轉(zhuǎn)移到低功耗現(xiàn)場可編程門陣列(FPGA)解決方案。

可編程、全功能的FPGA，例如基于閃存的Actel IGLOO系列能滿足便攜式應用市場的短產(chǎn)品壽命周期和激烈的競爭問題。這些器件能滿足便攜式應用設計需求，例如以ASIC水平的單位成本實現(xiàn)最高的設計安全性、小的產(chǎn)品尺寸、上電即用(LAPU)、短的產(chǎn)品上市時間，使之成為ASIC和CPLD最具吸引力的替代產(chǎn)品?？删幊虇涡酒盗械撵o態(tài)功耗僅僅5?W，與其最接近的競爭產(chǎn)品相比較，靜態(tài)功耗降低4倍，與領(lǐng)先的可編程邏輯器件相比，便攜式應用可以實現(xiàn)超過5倍的電池壽命，為低功耗設定了新的標桿。

為實現(xiàn)這樣的低功耗，同時保持FPGA內(nèi)容，該系列采用了Flash*Freeze技術(shù)，允許器件進入和退出超低功耗模式。
IGLOO器件不需要額的元件就能關(guān)斷I/O或時鐘，同時保持設計信息、SRAM內(nèi)容和寄存器。Flash*Freeze技術(shù)與在系統(tǒng)可編程特性相結(jié)合，允許用戶在制造后期或應用中很快、輕易地升級和更新設計。支持1.2V內(nèi)核電壓還可以進一步降低功耗，從而獲得最低的總系統(tǒng)功耗。
Flash*Freeze技術(shù)允許用戶讓所有連接到該器件的電源、I/O和時鐘處于正常的工作狀態(tài)。當器件進入Flash*Freeze模式時，器件將自動地關(guān)斷時鐘以及到FPGA內(nèi)核的輸入；當器件退出Flash*Freeze模式時，所有的活動都將恢復，數(shù)據(jù)得到保留。這種低功耗特性加之可編程特性、單芯片、單電壓和小的尺寸，使得IGLOO器件最適合便攜式電子產(chǎn)品。

通過很多種方法來進行設計以使可用功率最大化，可以使用其它的低功耗模式。低功耗激活功能(靜態(tài)空閑)允許器件在系統(tǒng)中通過保持I/O、SRAM和寄存器以及邏輯功能的條件下，完全正常執(zhí)行功能的同時，保持超低的功耗。這樣就允許器件根據(jù)外部輸入來管理系統(tǒng)功耗(即掃描鍵盤激勵)，而功耗最低?；蛘?，在睡眠模式下，在FPGA內(nèi)核電壓關(guān)斷時，更大的設備可以實現(xiàn)最大的功耗節(jié)省。這種基于閃存的解決方案的上電可用的獨特特性，可以使系統(tǒng)從睡眠模式下快速地喚醒。

而且，像數(shù)碼相機、智能手機和MP3播放器這樣的手持設備通常都采用高端的嵌入式處理器。這些嵌入式處理器需要與一種或幾種常用的存儲接口一起工作，例如IDE、CE-ATA、SDIO或CF。因此，迫切需要有效的存儲器接口管理，將處理器負責的這些任務卸載到低功耗的可編程FPGA上。這些器件可以很容易地管理VLIO或AMBA總線與不同類的存儲器之間的接口。

本文小結(jié)

越來越嚴格的功耗限制、規(guī)范和標準給系統(tǒng)總功耗設定了一個緊箍咒，系統(tǒng)設計師正在面臨越來越大的挑戰(zhàn)。此外，終端產(chǎn)品需要更多的功能和更高的處理能力，這些都會導致功耗的增加，而不是降低?；陂W存的全功能可編程FPGA越來越多地成為便攜式市場的首選解決方案。這些新出現(xiàn)的產(chǎn)品滿足便攜式市場嚴格的設計要求，例如以ASIC的單位成本，獲得低功耗、最大的設計安全性、小的外形尺寸、上電即用以及快速面市的好處，成為傳統(tǒng)ASIC和CPLD解決方案具有吸引了的替代方案。