ITRS的工序路線圖與新一代嵌入式多核SoC設(shè)計

在網(wǎng)絡(luò)無處不在、IP無處不在和無縫移動連接的總趨勢下，國際半導(dǎo)體技術(shù)路線圖(ITRS)項目組在他們的15年半導(dǎo)體技術(shù)發(fā)展預(yù)測中認(rèn)為，隨著技術(shù)和體系結(jié)構(gòu)推進(jìn)“摩爾定律”和生產(chǎn)力極限的發(fā)展，將出現(xiàn)若干新的半導(dǎo)體技術(shù)，在芯片之上或者在芯片之外不斷擴(kuò)展新的功能。圖1就顯示了手機(jī)芯片技術(shù)的發(fā)展趨勢。


總的來說，新興的半導(dǎo)體技術(shù)可以分為三種：摩爾定律、廣義摩爾定律、超越摩爾定律。所有這些都能對嵌入式網(wǎng)絡(luò)空間起到顯著影響，使用系統(tǒng)級芯片體系結(jié)構(gòu)通常會用到以下技術(shù)：多核(MC)、分級緩存、芯片內(nèi)連接、按需提供的加速引擎、可連接性。

所有這些技術(shù)加起來就能夠提供一個可擴(kuò)展、基于軟件多核／加速引擎的系統(tǒng)級芯片(SOC-MC／AE)解決方案，可以滿足從低端到高端的各種應(yīng)用程序需求，通過這些新的服務(wù)實現(xiàn)并擴(kuò)展各種用戶體驗。

三種“摩爾定律”

隨著技術(shù)與體系結(jié)構(gòu)推進(jìn)“摩爾定律”和生產(chǎn)力極限的發(fā)展，在2005年ITRS首次提出了“超越摩爾定律”的概念，用來指代那些不可度量的功能性集合。不僅包括大部分的模擬功能，還包括無源器件、高電壓、傳感器、促動器和啟動器等。

在ITRS舉辦的大會上，他們給出了這三種“摩爾定律”的大致定義：
摩爾定律：幾何級規(guī)模增長。
廣義摩爾定律：算術(shù)級規(guī)模增長。
超越摩爾定律：功能多樣化。

“摩爾定律”主要指在度量芯片邏輯和內(nèi)存的物理特性各個方面都呈現(xiàn)幾何級規(guī)模的持續(xù)增長，它能增強(qiáng)芯片的密度(減少功能的單位成本)、性能(速度、能力)以及對應(yīng)用程序和最終客戶的可靠’性價值。

“廣義摩爾定律”通常是指那些與幾何級規(guī)模增長特性相關(guān)、能夠影響芯片電子性能的處理器技術(shù)。

“超越摩爾定律”指集合在裝置中的各種功能，它們無法用摩爾定律來度量，卻能以不同的方式為最終客戶提供各種附加價值。

這些“超越摩爾定律”的方法，通常使用一些非數(shù)字化的功能(例如射頻通信、能源控制、無源組件、傳感器、促動器及第三方的IP等功能增強(qiáng)組件)。將這些技術(shù)應(yīng)用于系統(tǒng)板級／特定封裝級(SiP，系統(tǒng)內(nèi)封裝)或芯片級(系統(tǒng)級芯片)等潛在的解決方案。

總的發(fā)展趨勢是，越來越多的功能都不再以同樣的模式增長(摩爾定律所定義的那樣)。這是功能多樣化，而不是簡單的增長，但是商業(yè)和技術(shù)發(fā)展的一個方面。

將“摩爾定律”與“超越摩爾定律”聯(lián)合起來，就能夠得到系統(tǒng)級芯片或者系統(tǒng)內(nèi)封裝，這并非芯片上同樣功能的簡單整合，而是能真正增加其價值的整合。

SOC設(shè)計中的功能多樣化

國際電信聯(lián)盟無線通信部(ITU-R)正在研究未來系統(tǒng)中的用戶需求預(yù)測。例如在即將到來的2010年，為了滿足IMT-2000(國際移動通信標(biāo)準(zhǔn))及更先進(jìn)的技術(shù)需要，預(yù)測全世界所需要的頻譜帶寬總量。

IMT-2000系統(tǒng)屬于第三代移動通信，在固定電線網(wǎng)絡(luò)(例如PSTN／ISDN／IP)及各種其他移動特有服務(wù)的支持下，能夠訪問各種電信服務(wù)。IMT-2000主要特性包括：

(1)通過各種服務(wù)和終端能夠提供多媒體應(yīng)用的能力。
(2)各種具體技術(shù)具有高度的共通性。
(3)在IMT-2000和固定網(wǎng)絡(luò)之間具有業(yè)務(wù)一致性。
(4)質(zhì)量很好。
(5)全世界漫游。
(6)很小的終端可以在世界各地使用。

在未來5～15年，還將有以下發(fā)展趨勢：

(1)網(wǎng)絡(luò)可擴(kuò)展性進(jìn)一步增強(qiáng)，在任何時間、任何地點、任何設(shè)備上都能以寬帶的速度接收高質(zhì)量的多媒體內(nèi)容。

(2)在市場上，終端用戶將是創(chuàng)建各種多媒體內(nèi)容的主要力量。

(3)將出現(xiàn)很多高級的基于IP的應(yīng)用和服務(wù)，推進(jìn)高帶寬可擴(kuò)展性網(wǎng)絡(luò)的不斷發(fā)展。

(4)出現(xiàn)裝備多個內(nèi)核或者支持多線程的芯片及加速器的多處理器平臺，以支持各種高級應(yīng)用和服務(wù)。

(5)處理器技術(shù)進(jìn)一步發(fā)展，出現(xiàn)從65nm到45nm、32nm、22nm乃至10nm的工藝水平。

(6)網(wǎng)絡(luò)中隨處可見可擴(kuò)展的封裝與反病毒技術(shù)。

(7)家庭網(wǎng)絡(luò)將越來越復(fù)雜，包含了各種數(shù)據(jù)通信與娛樂功能。

(8)在家庭、辦公室及野外能夠?qū)崿F(xiàn)無縫移動性。

與傳統(tǒng)的PC應(yīng)用程序或者服務(wù)器應(yīng)用程序相比，考慮到內(nèi)核速度與內(nèi)存I／O延遲等的本質(zhì)性差異，如今的嵌入式處理器體系結(jié)構(gòu)并不能提供可觀的性能，無法滿足先前提到的聯(lián)網(wǎng)計算場景的需求。

現(xiàn)在．幾乎所有批量生產(chǎn)的商業(yè)性處理器都是基于單線程體系結(jié)構(gòu)技術(shù)設(shè)計的，這必然受到性能和應(yīng)用方面的諸多標(biāo)準(zhǔn)限制。隨著應(yīng)用變得越來越依賴于網(wǎng)絡(luò)，這種傳統(tǒng)的處理器設(shè)計技術(shù)將無法滿足聚合計算與網(wǎng)絡(luò)范式的吞吐量需求。

這種基于“包”的計算環(huán)境特點在于大數(shù)據(jù)量訪問帶來的延遲，使用傳統(tǒng)的處理器體系結(jié)構(gòu)無法進(jìn)行有效管理。這個問題將會嚴(yán)重影響處理器的性能和工作效率。如果內(nèi)存處理不能得到立即響應(yīng)，并且也沒有彌補(bǔ)的指令可以執(zhí)行，那么傳統(tǒng)的處理器將暫停運(yùn)行，造成處理周期的損失。

SoC-PE用戶與SOC-MC／AE網(wǎng)絡(luò)體系結(jié)構(gòu)

將“廣義摩爾定律”加入到設(shè)計中，能夠得到一個聚合的、整合的異構(gòu)平臺，能夠創(chuàng)建一個可擴(kuò)展的、智能的、堅實的增值環(huán)境。這種基于使用三種“摩爾定律”的可擴(kuò)展性得到的SoC-PE平臺。將成為一種重要的發(fā)展方向。

在2005年初，ITRS就引入了SoC-PE體系結(jié)構(gòu)模板，其中的PE是指為了滿足可移植性與無線應(yīng)用(如智能媒體電話或者數(shù)碼相機(jī)芯片)等特定功能，以及高性能計算和企業(yè)級應(yīng)用等需求而定制的處理器。

作為這種SoC-PE體系結(jié)構(gòu)的補(bǔ)充，又定義了一種多核／加速引擎(MC／AE)的系統(tǒng)級芯片體系結(jié)構(gòu)模板，用來解決網(wǎng)絡(luò)相關(guān)問題。這種MC／AE的SoC網(wǎng)絡(luò)平臺包含了以下必需的功能模塊：

(1)支持多核技術(shù)，以便在30W的電力條件下能夠提供良好的處理性能。

(2)支持前所未有的三級緩存，內(nèi)部的L2與多個L3共享緩存和多個內(nèi)存控制器。

(3)支持高速的互連接性。

(4)引入了一種可擴(kuò)展的芯片內(nèi)連接，能夠?qū)崿F(xiàn)并行、無阻塞、基于硬件、100％使用緩存的平臺連接性，它最多可支持32個內(nèi)核，且支持異構(gòu)內(nèi)核。

(5)為了滿足多核技術(shù)的需求，去除了共享總線的連接方式，能夠支持快速的高帶寬通信尋址。

(6)包含了一個按需提供的加速引擎，通過純內(nèi)核處理周期、低能耗實現(xiàn)和減少用硅量成本來提高性能優(yōu)勢。[!--empirenews.page--]

(7)支持混合模擬環(huán)境，將周期準(zhǔn)確性和功能準(zhǔn)確性結(jié)合起來，降低軟件開發(fā)的難度，可以提供性能預(yù)測與優(yōu)化。

(8)網(wǎng)絡(luò)系統(tǒng)增強(qiáng)、環(huán)境更重視軟件和虛擬化技術(shù)的參與性增強(qiáng)了多核硬件體系結(jié)構(gòu)的作用。

為了滿足可擴(kuò)展性、基于軟件解決方案并支持多種應(yīng)用程序(從低端到高端)的需求，MC／AE的SoC網(wǎng)絡(luò)平臺包含了一些必要的功能模塊。

多核。在很多多核產(chǎn)品中，多個內(nèi)核的頻率基本都超過1GHz。這個平臺的目的是要實現(xiàn)最高的周期執(zhí)行指令數(shù)(IPC)。及單位面積內(nèi)指定電量條件下達(dá)到最大的頻率。

多核還被設(shè)計用于減少高性能加速模塊的重復(fù)性與計算集中性操作，提高吞吐量或者新應(yīng)用和服務(wù)條件下的處理周期數(shù)。

平臺中每個多核的內(nèi)核都有自己的L2內(nèi)部緩存。內(nèi)部緩存通過一個專用通道直接連接CPU，可以實現(xiàn)非常高的應(yīng)用性能。

內(nèi)部緩存能夠滿足全速運(yùn)行CPU的需求，比起按50％比例的“共享總線／共享緩存”體系結(jié)構(gòu)可以大幅減少處理延遲。L2的內(nèi)部緩存還能根據(jù)不同應(yīng)用程序的需要，將緩存的內(nèi)容在指令與數(shù)據(jù)之間進(jìn)行轉(zhuǎn)換，通過大幅減輕CPU負(fù)荷來提高總體性能。

另外，L2內(nèi)部緩存還能減少芯片內(nèi)和主內(nèi)存上的流量，這能夠降低處理延遲，緩解其他用戶的帶寬壓力。

多線程和多處理器是密切相關(guān)的。當(dāng)然，它們之間也是有區(qū)別的：多處理器共享唯一的內(nèi)存和連接資源，而多線程處理器則除了共享這些資源外，還共享指令取出與問題邏輯，這些可能是其他處理器的資源。

一些多線程編程和體系結(jié)構(gòu)模型假定新的線程被分配到不同的處理器上，實現(xiàn)了很好的并行性。

分級緩存。認(rèn)識到現(xiàn)有處理器結(jié)構(gòu)依賴于共享緩存模型的局限之后，一種使用三級緩存分級技術(shù)的新方法被用于MC網(wǎng)絡(luò)平臺中。

L1緩存依然保留在內(nèi)核之中。如前所述，L2緩存被實現(xiàn)為內(nèi)部緩存，更靠近內(nèi)核，這可以顯著地提升系統(tǒng)性能。每個內(nèi)核都有自己的內(nèi)部L2緩存，可以提供：

(1)聚合的帶寬，不會受單個共享緩存的限制。

(2)通過與前端緩存競爭而降低延遲。

(3)內(nèi)部緩存可以根據(jù)不同的性能、隔離性、優(yōu)先級和QoS(服務(wù)質(zhì)量)要求調(diào)整內(nèi)核計算策略。

(4)私有緩存比起共享緩存更具獨(dú)立性，并可以作為資源管理的一個自然單元(例如可以臨時關(guān)閉以節(jié)約能源)。

此外，還有一些任務(wù)是共享緩存所擅長的。例如處理器間通信與共享數(shù)據(jù)結(jié)果的計算處理。在這些情況下，我們還可以提供一個大容量的L3緩存。這種高帶寬、共享緩存技術(shù)讓沖突變得很少，可以提供快速的內(nèi)存輸入輸出訪問和加速器能力。

芯片內(nèi)連接。芯片內(nèi)連接與緩存分級技術(shù)一起工作，實現(xiàn)緩存兼容與并發(fā)訪問。上述革新的內(nèi)部緩存實現(xiàn)加上這種芯片內(nèi)連接，能夠全面支持?jǐn)?shù)據(jù)復(fù)制、改良中斷與全硬件兼容的跟蹤。

多核網(wǎng)絡(luò)平臺能夠充分利用芯片內(nèi)連接的高度可擴(kuò)展性和模塊化，這一多年積累的研究開發(fā)結(jié)果可以實現(xiàn)多個內(nèi)核之間的緩存兼容、并行與低延遲連接。

與多個內(nèi)核、內(nèi)存和外圍設(shè)備之間使用共享總線作為互連媒質(zhì)不同的是，這種芯片內(nèi)連接技術(shù)可以減少總線仲裁與沖突，這是其他多核體系結(jié)構(gòu)所面臨的嚴(yán)峻挑戰(zhàn)，因為會在系統(tǒng)中引入更多的流量。它就像一個網(wǎng)狀，允許并行的流量從其中任一點進(jìn)入或者退出系統(tǒng)，而不是只有一個進(jìn)出口點。

由于其天然的可擴(kuò)展性，這種芯片內(nèi)連接能夠在每個周期都實現(xiàn)多種、全面兼容的交易，可以很方便地擴(kuò)展到支持更多的內(nèi)核。芯片內(nèi)連接還可以支持異構(gòu)芯片組，從而充分發(fā)揮多核的作用，讓各種能耗和性能設(shè)計基礎(chǔ)的內(nèi)核可以在一起協(xié)調(diào)工作，相互之間各盡其職、取長補(bǔ)短。

可連接性。多核網(wǎng)絡(luò)平臺整合了各種網(wǎng)絡(luò)與I／O資源，這種設(shè)計可以支持很高的吞吐量。那些能夠為系統(tǒng)設(shè)計者提供各種可擴(kuò)展、高性能的資源可以受到特殊關(guān)照。

SOC-MC／AE網(wǎng)絡(luò)平臺的接口與功能模塊

SOC-MC／AE網(wǎng)絡(luò)平臺支持各種接口，包括RGMII、XGMIII與SPI-412等接口控制器，以及一些高速接口，如PCI-X接口與串行RIO接口。

外圍接口。外圍設(shè)備和ROM可以通過各種外圍接口連接多核網(wǎng)絡(luò)平臺。這些端口是使用32位外圍I／O總線及可編程多功能輸入輸出(GPIO)信號的不同組合來創(chuàng)建的。

多核網(wǎng)絡(luò)平臺包含一些必要的標(biāo)準(zhǔn)總線，例如由兩條雙向總線線路組成的標(biāo)準(zhǔn)I2C總線端口、串行數(shù)據(jù)(SD)線與串行時鐘(SCLK)線。

按需提供的加速引擎。按需提供的加速技術(shù)讓多核網(wǎng)絡(luò)平臺體系結(jié)構(gòu)中的加速引擎在性能和靈活性方面達(dá)到了新的高度。這種異步、共享資源的體系結(jié)構(gòu)可以提供低延遲、多任務(wù)處理，而不會引起線程切換超負(fù)荷。

按需提供的應(yīng)用加速使得多核網(wǎng)絡(luò)平臺的性能優(yōu)勢超過了單核心的處理周期，可以降低能耗，減少硅的使用率，從而降低芯片制造成本。按需提供、高性能的加速引擎技術(shù)包括：

(1)支持深度封裝檢查和全面內(nèi)容處理的模式匹配。
(2)解壓縮和壓縮能力，在使用時解壓、傳輸時壓縮。
(3)支持保密、完整與認(rèn)證的加密安全機(jī)制。
(4)包轉(zhuǎn)換和流分類的表查詢技術(shù)。
(5)數(shù)據(jù)分支資源管理，能有效地分配芯片內(nèi)資源。
(6)包分發(fā)與隊列管理。

混合模擬環(huán)境。SOC-MC／AE網(wǎng)絡(luò)平臺需要全面的系統(tǒng)模擬模型，整合了周期準(zhǔn)確性建模技術(shù)和功能性建模技術(shù)的混合機(jī)制，可以讓使用多核網(wǎng)絡(luò)平臺的客戶應(yīng)用程序在軟件開發(fā)、性能預(yù)測與優(yōu)化方面的難度大幅降低。

使用這種混合的模擬環(huán)境，能夠方便地在功能和周期準(zhǔn)確性模型之間實現(xiàn)切換，開發(fā)者可以在虛擬的多核網(wǎng)絡(luò)平臺上遷移和分割操作系統(tǒng)、中間件和應(yīng)用程序，方便開發(fā)、調(diào)試和基準(zhǔn)測試，這甚至比使用實際產(chǎn)品還要方便。

這個環(huán)境可以進(jìn)行安全而便利的分割、并行、優(yōu)化系統(tǒng)和應(yīng)用程序。軟件開發(fā)人員可以使用“what if”模式來虛擬運(yùn)行環(huán)境，在不受實際硬件條件約束的情況下調(diào)優(yōu)性能。這種混合模擬器為開發(fā)者提供了硬件視圖，其主要特性包括：

(1)快速而實用的多核網(wǎng)絡(luò)平臺模型。
(2)詳細(xì)的多核網(wǎng)絡(luò)平臺周期準(zhǔn)確性模型。
(3)包含了基礎(chǔ)架構(gòu)和軟件開發(fā)、代碼分割、調(diào)試、部署及虛擬化等工具的綜合包。
(4)不管是宏觀和微觀，系統(tǒng)狀態(tài)都具有良好的可視性，方便觀察緩存和寄存器管道的狀態(tài)。
(5)執(zhí)行軟件的運(yùn)行時控制，包括斷點、分布和反向執(zhí)行。
(6)可以重啟多個操作系統(tǒng)。

這種混合模擬器的一個重要優(yōu)點是能夠動態(tài)地實現(xiàn)從高速功能性模式到普通的周期準(zhǔn)確性模式之間的來回切換。

這使得軟件開發(fā)人員可以在必要時快速重啟操作系統(tǒng)或者執(zhí)行關(guān)鍵代碼，然后再切換到普通的周期準(zhǔn)確性模式來分析特定范圍的數(shù)據(jù)，而無需等待很長時間。

作為一個多核系統(tǒng)的開發(fā)平臺，這種混合的模擬環(huán)境具有很好的靈活性與可擴(kuò)展性，支持一些在操作系統(tǒng)或者應(yīng)用程序中無需執(zhí)行指令的獨(dú)占環(huán)境。軟件開發(fā)人員能夠減少目標(biāo)系統(tǒng)的開發(fā)時間，從而全面提高其代碼的質(zhì)量。

MC／AE增強(qiáng)環(huán)境

MC／AE網(wǎng)絡(luò)平臺需要軟件工程師花費(fèi)特別多的時間來考慮軟件體系結(jié)構(gòu)的問題。開發(fā)多核處理器的性能潛力意味著使用并行處理的能力，考慮到很大程度上同步的單核系統(tǒng)具有長期而成功的歷史，這種轉(zhuǎn)變不是一時半會兒就能夠深入人心的。

網(wǎng)絡(luò)應(yīng)用程序在一定程度上實現(xiàn)了包處理的并行性，同時網(wǎng)絡(luò)數(shù)據(jù)通道和控制平面之間的互操作也可以算作是另一種層面的并行。

這些并行性都是很容易想像的，而如果數(shù)據(jù)通道流超過了單CPU的能力，或者單內(nèi)核不能提供足夠的控制平面響應(yīng)時，事情就會變得更加復(fù)雜了。負(fù)載均衡和在同一設(shè)備上實現(xiàn)非均衡／均衡混合多處理環(huán)境是一種嚴(yán)峻的挑戰(zhàn)，而多核網(wǎng)絡(luò)平臺就是被設(shè)計用來解決這些問題的。

盡管從軟件架構(gòu)上需要考慮任務(wù)的分發(fā)，但多核網(wǎng)絡(luò)平臺提供的密集處理能力也可以讓硬件設(shè)計師想到將功能集中并重新分配，這能夠充分發(fā)揮多個CPU或者功能模塊的效用。

這些想法與在系統(tǒng)中引入新的服務(wù)和能力產(chǎn)生強(qiáng)烈的共鳴。不管是軟件還是硬件體系結(jié)構(gòu)，都需要多核處理器具有良好的靈活性，也需要能夠幫助提升未來架構(gòu)體驗的良好機(jī)制。

在SoC-MC／AE網(wǎng)絡(luò)平臺中，每一個內(nèi)核都具有私有的L2緩存，這也被稱為內(nèi)部緩存。另外，平臺還裝備了按需提供的加速引擎，能夠滿足不同應(yīng)用的需求。

盡管多核平臺被設(shè)計為能夠滿足很高的性能目標(biāo)，但便于使用也是平臺定義的重要指標(biāo)。在目前的多核實現(xiàn)中，一個明顯的障礙就是編程的效率和調(diào)試的便利性。下面是兩種假設(shè)的場景：

場景1：2007年主流內(nèi)核個數(shù)為1，系統(tǒng)性能也是為單核系統(tǒng)設(shè)計。

在這種情況下，45nm工藝能夠?qū)?5nm工藝的系統(tǒng)性能提高到3.6倍，相當(dāng)于使用3.7個65nm的內(nèi)核。同樣，32nm工藝的系統(tǒng)性能可以達(dá)到13.5倍，相當(dāng)于7.5個65nm的內(nèi)核。這個性能曲線基本是線性的。

場景2：2007年主流內(nèi)核個數(shù)為4，系統(tǒng)性能也是為4核系統(tǒng)設(shè)計。

在這種情況下，45nm工藝的系統(tǒng)性能可以達(dá)到65nm工藝的14.7倍。相當(dāng)于10.9個65nm的內(nèi)核。同樣，32nm工藝可以達(dá)到54倍系統(tǒng)性能，相當(dāng)于30個65nm的內(nèi)核。這也是線性增長的。

SOC-MC／AE平臺的價值啟示

今后的網(wǎng)絡(luò)需求將會超越目前這種單核體系結(jié)構(gòu)所能提供的操作頻率。增加內(nèi)核數(shù)量(多核)可以提高性能(摩爾定律)。

但是在封閉空間內(nèi)熱量管理的挑戰(zhàn)甚至超過了提高CPU頻率來提升性能的難度。因此，這需要求助于系統(tǒng)級芯片平臺所帶來的機(jī)會。

另外，還有很多亟待解決的問題：總線帶寬與存儲量沖突、可擴(kuò)展性問題，更糟糕的是由于缺乏編程可視性而帶來處理周期浪費(fèi)等問題。

在SOC-MC／AE網(wǎng)絡(luò)平臺中添加加速引擎，能夠進(jìn)一步提升性能(廣義摩爾定律)。但是，為了與硬件需求相匹配，在軟件及模擬環(huán)境方面還需要更多的投資(超越摩爾定律)。

因此，SOC-MC／AE網(wǎng)絡(luò)平臺不只是為超級性能和提升能源效率而設(shè)計的，它還能快速而順利地幫助推進(jìn)多核處理器的發(fā)展，為業(yè)界提供一個可行的環(huán)境。

因此，多核、加速引擎和模擬增強(qiáng)環(huán)境，是變更網(wǎng)絡(luò)執(zhí)行環(huán)境的三個重要組成部分，能夠提供可擴(kuò)展的、可持續(xù)發(fā)展的性能，以滿足下一代高級應(yīng)用程序及服務(wù)的需求。