淺談千兆網(wǎng)接口的攝像機設計與實現(xiàn)

1 引 言

隨著監(jiān)控系統(tǒng)在商用民用的日漸普及，監(jiān)控系統(tǒng)主要由前端監(jiān)視設備、傳輸設備、后端控制顯示設備這三大部分組成，其中后端設備可進一步分為中心控制設備和分控制設備。前、后端設備有多種構(gòu)成方式，它們之間的聯(lián)系（也可稱作傳輸系統(tǒng)）可通過電纜、光纖或微波等多種方式來實現(xiàn)。視頻監(jiān)控攝像機廣泛應用于居民住宅、樓盤別墅、商場店鋪、財務室。每個不同的應用領域，需要有不同類型的監(jiān)控攝像機。傳統(tǒng)的監(jiān)控攝像機圖像分辨率低，難以滿足一些有特殊要求的應用場合。利用網(wǎng)絡來實現(xiàn)對高分辨率高幀率視頻圖像傳輸是視頻監(jiān)控系統(tǒng)的一種重要思想。本文提出了基于千兆以太網(wǎng)傳輸視頻圖像并充分利用了FPGA并行處理和SDRAM高速緩存的優(yōu)勢，提高了視頻圖像的傳輸速度。

2 硬件總體設計

硬件總體框架如上圖，主控制器FPGA選用altera公司高性價比芯片EP2C20F256C6N.系統(tǒng)工作頻率為100M.圖像傳感器的數(shù)據(jù)首先在FIFO里緩沖后暫存于SDRAM,在網(wǎng)絡空閑時將暫存的圖像數(shù)據(jù)經(jīng)FIFO2緩沖后送MAC芯片，再發(fā)送到網(wǎng)絡上。

CMOS芯片中文名稱：互補型金屬氧化物半導體 芯片類型：隨即存貯器（斷電會丟失數(shù)據(jù)的那種）容量：128~256字節(jié)是一種低耗電存儲器，其主要作用是用來存放BIOS中的設置信息以及系統(tǒng)時間日期。應該把它和BIOS芯片區(qū)別開。早期的CMOS芯片是一塊單獨的芯片MC146818A（DIP封裝），共有64個字節(jié)存放系統(tǒng)信息。386以后的微機一般將 MC146818A芯片集成到其它的IC芯片中（如82C206,PQFP封裝），586以后主板上更是將CMOS與系統(tǒng)實時時鐘和后備電池集成到一塊叫做DALLDA DS1287的芯片中。隨著微機的發(fā)展、可設置參數(shù)的增多，現(xiàn)在的CMOS ROM一般都有128字節(jié)及至256字節(jié)的容量。CMOS芯片選用MICRON TECHNOLOGY的MT9P031,在500萬像素的滿分辨率下最高可輸出14幀的圖像數(shù)據(jù)。 SDRAM選用W982516BH-75,容量為32Mbytes,g與FPGA內(nèi)部FIFO結(jié)合可設計為32Mbytes的大容量循環(huán)緩存，在圖像分辨率為300萬像素時可緩存10幀以上圖像數(shù)據(jù)。千兆網(wǎng)接口MAC芯片選用AX88180,物理層芯片選用88E1111,再通過網(wǎng)絡變壓器及RJ45用六類網(wǎng)線與計算機千兆網(wǎng)卡相連。

3 千兆網(wǎng)接口設計

AX88180是亞信公司推出的一款高性能低成本的Non-PCI千兆以太網(wǎng)控制器，適用于多種需要高速接入網(wǎng)絡的嵌入式系統(tǒng)，如消費電子和家庭網(wǎng)絡等。AX88180內(nèi)置10/100/1000 Mb/s以太網(wǎng)媒體存取控制器（MAC），符合IEEE 802.3/IEEE 802.3u/IEEE 802.3ab協(xié)議，可與一般16/32位微控制器連接，其操作與SRAM相同。AX88180內(nèi)置10/100/1000 Mb/s以太網(wǎng)媒體存取控制器（MAC），與PHY之間采用RGMII接口；內(nèi)置主機接口控制器，可以與16/32位主機方便連接尋址方式與SRAM相同；內(nèi)置40 KB SRAM網(wǎng)絡封包緩存器，其中32 KB用于從PHY接收數(shù)據(jù)包，KB用于主機發(fā)送數(shù)據(jù)包到PHY,可以用高效方式進行封包的存儲、檢索與修改；內(nèi)置256字節(jié)的配置寄存器，用于主機控制和參數(shù)設置；內(nèi)置EEP-ROM接口；圖2為AX88180及PHY芯片88E1111的連接圖。
 

3.1 千兆網(wǎng)接口初始化

對千兆網(wǎng)接口的初始非常重要，如果初始化不正確，系統(tǒng)將無法正常工作。對接口的初始化主要包括對AX88180和88E1111的初始化。

代碼用verilog語言完成。Verilog HDL是目前應用最為廣泛的硬件描述語言。Verilog HDL可以用來進行各種層次的邏輯設計，也可以進行數(shù)字系統(tǒng)的邏輯綜合，仿真驗證和時序分析等。Verilog HDL適合算法級，寄存器級，邏輯級，門級和版圖級等各個層次的設計和描述。Verilog HDL進行設計最大的優(yōu)點是其工藝無關性。這使得工程師在功能設計，邏輯驗證階段可以不必過多考慮門級及工藝實現(xiàn)的具體細節(jié)，只需根據(jù)系統(tǒng)設計的要求施加不同的約束條件，即可設計出實際電路。具體代碼可參考亞信公司的驅(qū)動程序代碼，應注意初始化時需要加入一些固定的延時以確定芯片正常工作。

3.2 圖像數(shù)據(jù)的封包

當圖像的分辨率為2048×1536時，一個UDP數(shù)據(jù)包包含1024字節(jié)的圖像數(shù)據(jù)和兩個bytes圖像行編號。當計算機收到數(shù)據(jù)包時，根據(jù)圖像行編號信息放入對應的內(nèi)存中，可以很方便的組合成一副完整的圖像。以下這FPGA寫入AX88180的UDP包頭代碼。

　　case（param_num）

　　'd0: w_dd <= 'hFFFF;//目的MAC地址（廣播地址），寫三次

　　'd3: w_dd <= 'h1111;//源MAC地址，均為0x1111,寫三次

　　'd6: w_dd <= 'h0008;//協(xié)議號

　　'd7: w_dd <= 'h0045;//固定數(shù)據(jù)VIP4,

　　'd8: w_dd <= 'h1E04;//IP包總長度1026+28,并且高低8位交換

　　'd9: w_dd <= 'h0;//ID號，始終為0

　　'd10:w_dd <= 'h0;//fragment offset始終為0;

　　'd11:w_dd <= 'h1140;//生存期和協(xié)議號，固定

　　'd12:w_dd <= 'h0;//IP校驗和，由MAC芯片自動生成

　　'd13:w_dd <= 'hA8C0;//源IP,固定為192.168.1.204

　　'd14:w_dd <= 'hCC01;

　　'd15:w_dd <= 'hFFFF;//目的IP,任意

　　'd16:w_dd <= 'hFFFF;

　　'd17:w_dd <= 'h7017;//源端口，固定為6000

　　'd18:w_dd <= 'h7017;// 目的端口，固定為6000

　　'd19:w_dd <= 'h0A04;//UDP數(shù)據(jù)長度

　　'd20:w_dd <= 'h0;////校驗和由AX88180自動生成

　　'd21:w_dd <= row_num;//圖像行信息從0開開始

　　default:w_dd <= w_dd;

　　endcase

3.3 應用程序設計

由于大量數(shù)據(jù)在網(wǎng)絡上傳輸，用SOCKET的方式來獲圖像數(shù)據(jù)包已經(jīng)比較困難，丟包率會比較高。采用Winpcap來捕獲網(wǎng)絡上的數(shù)據(jù)包，可有效的減少丟包率。

　　第一步，指定要通信的網(wǎng)卡設備并打開。

　　BOOL InitWpcap（）{

　　pcap_if_t* alldevs;

　　pcap_if_t* d;

　　char errbuf[PCAP_ERRBUF_SIZE];

　　if（pcap_findalldevs（&alldevs, errbuf） == -1）{

　　AfxMessageBox（"Error in pcap_findalldevs"）；

　　return FALSE; }

　　// 枚舉網(wǎng)卡然后添加到用戶選擇的ComboBox中，代碼省略

　　char *filter = "port 6000";//只接收端口6000的數(shù)據(jù)

　　bpf_u_int32 NetMask = 0xFFFFFF;

　　struct bpf_program fcode;

　　if（pcap_compile（m_pcap, &fcode, filter, 1, NetMask） < 0）{

　　AfxMessageBox（"nError compiling filter: wrong syntax"）；

　　pcap_close（m_pcap）；  return FALSE; }

　　if（pcap_setfilter（m_pcap, &fcode）<0）{

　　AfxMessageBox（"nError setting the filtern"）；

　　pcap_close（m_pcap）； return FALSE; }

　　pcap_freealldevs（alldevs）； // 釋放alldev資源

　　return TRUE;}

第二步：開啟一個線程接收數(shù)據(jù)。

　　UINT  RecvProc（LPVOID lpParammeter）

　　{ pcap_loop（m_pcap, 0, packet_handler, NULL）； return 0;}

packet_handler是處理收到數(shù)據(jù)包的回調(diào)函數(shù)， 當從port6000收到數(shù)據(jù)后它會被調(diào)用，直到線程終止。

第三步：處理收到的數(shù)據(jù)

　　void packet_handler（u_char *param, const struct pcap_pkthdr *header, const u_char *pkt_data）{

　　const u_char *real_data = pkt_data+42;

　　int row=real_data[0]+（real_data[1]《8）； }//這里就沒有處理包頭，直接處理數(shù)據(jù)。

4 總結(jié)

兆網(wǎng)接口攝像機，網(wǎng)絡傳輸有效數(shù)據(jù)帶寬達400Mb/s以上，較好的解決了百兆網(wǎng)傳輸帶寬不足、數(shù)據(jù)傳輸速度慢的問題。傳輸300萬像素不進行壓縮的原始圖像，幀率可達18幀/秒，視頻流暢清晰。計算機采用Winpcap捕獲圖像數(shù)據(jù)，丟包率小于0.02%.winpcap的主要功能在于獨立于主機協(xié)議（如TCP-IP）而發(fā)送和接收原始數(shù)據(jù)包。也就是說，winpcap不能阻塞，過濾或控制其他應用程序數(shù)據(jù)包的發(fā)收，它僅僅只是監(jiān)聽共享網(wǎng)絡上傳送的數(shù)據(jù)包。因此，它不能用于QoS調(diào)度程序或個人防火墻。目前，winpcap開發(fā)的主要對象是windows NT/2000/XP,這主要是因為在使用winpcap的用戶中只有一小部分是僅使用windows 95/98/Me,并且MS也已經(jīng)放棄了對win9x的開發(fā)。