遠(yuǎn)程心電醫(yī)療信號(hào)監(jiān)測系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

引言

HHCE（Home Health Care Engineering）這門學(xué)科正隨著人類對健康的重視和遠(yuǎn)程醫(yī)療的發(fā)展而逐漸走進(jìn)人們的生活，本實(shí)用新型涉及一種基于無線傳輸和互聯(lián)網(wǎng)傳輸?shù)倪h(yuǎn)程心電監(jiān)護(hù)系統(tǒng)，包括心電監(jiān)護(hù)儀、心電服務(wù)器、心電監(jiān)控終端、短信報(bào)警器、醫(yī)生終端和護(hù)士終端。心電監(jiān)護(hù)儀采集病人的心電生理參數(shù)，通過網(wǎng)絡(luò)輸送至心電服務(wù)器中的心電數(shù)據(jù)庫，心電監(jiān)控終端從心電數(shù)據(jù)庫中取得實(shí)時(shí)數(shù)據(jù)并顯示、分析、處理；當(dāng)病人的心電生理參數(shù)出現(xiàn)異常時(shí)，心電監(jiān)控終端通過短信報(bào)警器自動(dòng)給監(jiān)護(hù)發(fā)送報(bào)警信息；醫(yī)生終端通過互聯(lián)網(wǎng)連接心電服務(wù)器和心電監(jiān)控終端；護(hù)士終端通過本地?zé)o線網(wǎng)絡(luò)與心電監(jiān)護(hù)儀連接。本實(shí)用新型實(shí)現(xiàn)了采集的心電生理參數(shù)與醫(yī)務(wù)人員的無線信息交換方式，適用遠(yuǎn)程心電監(jiān)護(hù)，使用互聯(lián)網(wǎng)模塊，成本低，易于推廣，且特別適用于病人的家庭監(jiān)護(hù)。

HHCE系統(tǒng)提供一種對于家庭、社區(qū)醫(yī)療、出診醫(yī)生有效便捷的醫(yī)療監(jiān)測解決方案，具有心電信號(hào)監(jiān)測功能的監(jiān)測器是HHCE系統(tǒng)的重要組成部分。就國內(nèi)而言，該類產(chǎn)品的研究也屬于剛起步階段，遠(yuǎn)程網(wǎng)絡(luò)也只是簡單的完成數(shù)據(jù)庫醫(yī)療數(shù)據(jù)的存儲(chǔ)和傳輸，還沒有真正完成將網(wǎng)絡(luò)與醫(yī)療器械相結(jié)合。

本設(shè)計(jì)采用了Altera公司的NiosⅡ軟核處理器作為CPU，并移植了當(dāng)今主流的μClinux操作系統(tǒng)。該系統(tǒng)具有系統(tǒng)穩(wěn)定、便攜式、功能可升級(jí)擴(kuò)展、面向用戶、遠(yuǎn)程控制等特點(diǎn)。一方面，它將家庭保健和遠(yuǎn)程醫(yī)療結(jié)合起來，主要面向用戶終端設(shè)計(jì)，使個(gè)人能夠方便的對自身心電信號(hào)的進(jìn)行自我檢測與分析，實(shí)時(shí)了解自己的身體健康狀況；另一方面，采集到的數(shù)據(jù)還可以通過存儲(chǔ)卡存儲(chǔ)，以便對數(shù)據(jù)進(jìn)行長期分析處理和診斷；NiosⅡ處理器具有完全的可定制性，包括處理器的定制，外設(shè)的定制和接口的定制等；32位的NiosⅡ處理器具有超過200 DIMP的性能，而其成本只有同級(jí)別性能ARM處理器的l／10。此外，SD存儲(chǔ)卡以其大容量和小尺寸的特點(diǎn)，成為市面上各種嵌入式消費(fèi)產(chǎn)品最常見的存儲(chǔ)媒介，探討SD卡設(shè)備的設(shè)計(jì)具有廣泛的應(yīng)用價(jià)值。這里將結(jié)合NiosⅡ處理器的總線架構(gòu)，分析SD卡的接口協(xié)議和驅(qū)動(dòng)程序設(shè)計(jì)方法，并給出SD卡設(shè)備在NiosⅡ處理器的設(shè)計(jì)實(shí)例。

2 系統(tǒng)介紹

遠(yuǎn)程心電醫(yī)療信號(hào)監(jiān)測系統(tǒng)主要由心電信號(hào)的前端采集與調(diào)理模塊、心電信號(hào)處理與存儲(chǔ)模塊、數(shù)據(jù)顯示模塊和遠(yuǎn)程傳輸控制模塊等4個(gè)關(guān)鍵模塊組成。

該監(jiān)測系統(tǒng)的硬件平臺(tái)采用ALTERA公司CycloneⅡ2C35 FPGA芯片，采用SOPC（片上可編程系統(tǒng)）技術(shù)將NiosⅡ軟核處理器、存儲(chǔ)器、功能接口和擴(kuò)展I／O口等集成在一塊FPGA芯片上，外圍擴(kuò)展心電數(shù)據(jù)采集板、網(wǎng)絡(luò)、LCD屏、觸摸屏／鍵盤、SD存儲(chǔ)卡等硬件來實(shí)現(xiàn)系統(tǒng)的硬件架構(gòu)，且?guī)в锌蓴U(kuò)展的I／O接口，便于以后系統(tǒng)功能升級(jí)與擴(kuò)展。

3 系統(tǒng)關(guān)鍵模塊的設(shè)計(jì)

3.1 NiosⅡ嵌入式軟核處理器簡介

Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器， 其最大優(yōu)勢和特點(diǎn)是模塊化的硬件結(jié)構(gòu)， 以及由此帶來的靈活性和可裁減性。相對于傳統(tǒng)的處理器， Nios Ⅱ系統(tǒng)可以在設(shè)計(jì)階段根據(jù)實(shí)際的需求來增減外設(shè)的數(shù)量和種類。設(shè)計(jì)者可以使用ALTERA 提供的開發(fā)工具SOPC Builder, 在PL D器件上創(chuàng)建軟硬件開發(fā)的基礎(chǔ)平臺(tái)， 也即用SOPC Builder創(chuàng)建軟核CPU和參數(shù)化的接口總線Avalon。在此基礎(chǔ)上， 可以很快地將硬件系統(tǒng)（包括處理器、存儲(chǔ)器、外設(shè)接口和用戶邏輯電路）與常規(guī)軟件集成在單一可編程芯片中。而且， SOPC Builder還提供了標(biāo)準(zhǔn)的接口方式，以便用戶將自己的外圍電路做成Nios Ⅱ軟核可以添加的外設(shè)模塊。

NiosⅡ處理器采用Avalon交換式總線，該總線是Altera開發(fā)的一種專用的內(nèi)部連線技術(shù)。Avalon交換式總線由SOPC Builder自動(dòng)生成，是一種用于系統(tǒng)處理器、內(nèi)部模塊以及外設(shè)之間的內(nèi)聯(lián)總線。Avalon交換式總線使用最少的邏輯資源來支持?jǐn)?shù)據(jù)總線的復(fù)用、地址譯碼、等待周期的產(chǎn)生、外設(shè)的地址對齊、中斷優(yōu)先級(jí)的指定以及高級(jí)的交換式總線傳輸。

3.2 心電信號(hào)采集調(diào)理模塊設(shè)計(jì)

對ECG信號(hào)采集采用模塊化的設(shè)計(jì)方式，主要由前端的導(dǎo)聯(lián)傳感器、信號(hào)濾波放大調(diào)理電路和A／D采樣電路組成。人體心電信號(hào)的主要頻率范圍為0.05～100 Hz，幅度約為0～4 mV，信號(hào)十分微弱。同時(shí)心電信號(hào)中通?；祀s有其他生物電信號(hào)，加之體外以50  Hz工頻干擾為主的電磁場干擾，使得心電噪聲背景較強(qiáng)，測量條件比較復(fù)雜。為了不失真地檢測出有臨床價(jià)值的心電信號(hào)，信號(hào)濾波與放大調(diào)理部分主要由一下幾個(gè)電路組成：前置放大電路、高低通濾波電路、陷波電路與A／D轉(zhuǎn)換電路。

首先心電導(dǎo)聯(lián)采集過來的微弱心電信號(hào)通過前置放大電路進(jìn)行放大，此部分包括右腿驅(qū)動(dòng)以抑制共模干擾、屏蔽線驅(qū)動(dòng)以消除引線干擾，增益設(shè)成10倍左右，AD620由傳統(tǒng)的三運(yùn)算放大器發(fā)展而成，為同相并聯(lián)差動(dòng)放大器的集成。其具有電源范圍寬（±2.3～±18 V），設(shè)計(jì)體積小，功耗低（最大供電電流僅1.3 mA）的特點(diǎn)，因而適用于低電壓、低功耗的應(yīng)用場合。放大后的信號(hào)經(jīng)濾波、50 Hz陷波處理后再進(jìn)行二次放大，后級(jí)增益設(shè)成100倍左右。由于ECG信號(hào)幅度最大就幾mV，而A／D轉(zhuǎn)換中輸入信號(hào)的幅度要求在1 V以上，其中，濾波采用壓控電壓源二階高（低）通濾波電路，用于消除0.05～100 Hz頻帶以外的肌電等干擾信號(hào)，工頻中的其余高次諧波也可被濾除掉。

A／D采樣芯片采用TI公司的8位串行芯片TLC549，該芯片采用SPI接口，僅用三條線即可實(shí)現(xiàn)采集控制和數(shù)據(jù)傳輸；具有4 MHz的片內(nèi)系統(tǒng)時(shí)鐘和軟、硬件控制電路，轉(zhuǎn)換時(shí)間小于17μs，采樣速率達(dá)40kS／s；采用差分基準(zhǔn)電壓技術(shù)這個(gè)特性，TLC549可能測量到的最小量值達(dá)1 000 mV／256，也就是說0～1 V信號(hào)不經(jīng)放大也可以得到8位的分辨率。

3.3 數(shù)據(jù)采集控制器設(shè)計(jì)

在自TLC549的I／O CLOCK端輸入8個(gè)外部時(shí)鐘信號(hào)期間需要完成以下工作：讀入前次A／D轉(zhuǎn)換結(jié)果；對本次轉(zhuǎn)換的輸入模擬信號(hào)采樣并保持；啟動(dòng)本次A／D轉(zhuǎn)換。則一路采集時(shí)間為：0.5μs×（3+8×2+1）=10μs，而芯片轉(zhuǎn)換時(shí)間小于17μs，則整個(gè)過程時(shí)間花費(fèi)為27μs。為了有效的利用該控制器，在一路A／D轉(zhuǎn)換期間，同時(shí)進(jìn)行另外一路A／D采樣，這樣就可以在40μs時(shí)間內(nèi)完成對四路信號(hào)的采集，大大提高了工作效率。

Din為采集數(shù)據(jù)的串行輸入，時(shí)鐘由系統(tǒng)時(shí)鐘通過分頻系數(shù)得到。設(shè)計(jì)中，設(shè)置了fsm作為采樣控制時(shí)鐘，這樣可以根據(jù)需要來調(diào)整采樣速率。為了取得連續(xù)和正確的采集數(shù)據(jù)，實(shí)現(xiàn)無縫緩沖，鑒于FPGA設(shè)計(jì)的靈活性，本設(shè)計(jì)采用了雙緩沖存儲(chǔ)的乒乓操作結(jié)構(gòu)。本設(shè)計(jì)通過將AD采樣時(shí)序控制器交替存儲(chǔ)在兩個(gè)512 B的雙口RAM中實(shí)現(xiàn)數(shù)據(jù)的緩存，當(dāng)其中一個(gè)DPRAM1存儲(chǔ)滿后即轉(zhuǎn)為存儲(chǔ)到另一個(gè)DPRAM2中并產(chǎn)生一次中斷，這樣在控制器寫數(shù)據(jù)到DPRAM2中時(shí)系統(tǒng)將有非常充足的時(shí)間將DPRAM1中的數(shù)據(jù)取出。

3.4 顯示模塊設(shè)計(jì)

本設(shè)計(jì)采用的LCD面板是TFT 320*240 LCD。該LCD模塊沒有顯示控制器，因此需要設(shè)計(jì)顯示控制器IP核來驅(qū)動(dòng)LCD面板。圖像存儲(chǔ)器lcd_fifo是采用片內(nèi)FIFO，可以根據(jù)需要進(jìn)行詞整。256色的顏色查找表采用片內(nèi)RAM來存儲(chǔ)。圖像信息能夠通過AvaIon總線主端口寫入的突發(fā)塊傳輸方式進(jìn)行傳輸，利用DMA從內(nèi)存中自動(dòng)讀取，在SDRAM圖像存儲(chǔ)器image_ram與片上圖像數(shù)據(jù)緩存器lcd_fifo之間建立了一條專用DMA通道。

IP核（Intellectual Property core）是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。該LCD控制器IP核主要由4個(gè)模塊組成：接口模塊、內(nèi)存模塊、顏色轉(zhuǎn)換模塊和時(shí)序模塊。

接口模塊主要是NiosⅡ處理器對LCD控制器進(jìn)行控制及狀態(tài)讀取。接口模塊主要是以寄存器方式存在的，其中寄存器有：控制寄存器、狀態(tài)寄存器、DMA地址寄存器和中斷寄存器。

內(nèi)存模塊是Avalon總線的主接口部分，在系統(tǒng)啟動(dòng)之后，利用DMA傳輸模式，通過Avalon總線主端口寫入的突發(fā)塊傳輸方式，完成圖像數(shù)據(jù)存儲(chǔ)器image_ram中的圖像數(shù)據(jù)到片上圖像數(shù)據(jù)緩存器lcd_fifo的獨(dú)立讀取。采用DAM傳輸方式是為了把NiosⅡ軟核處理器從頻繁地進(jìn)行數(shù)據(jù)讀取操作的工作中解脫出來。

時(shí)序模塊嚴(yán)格按照LCD的時(shí)序編寫，其中LCD時(shí)鐘為5 MHz。通過控制數(shù)據(jù)使能信號(hào)啟動(dòng)lcd_fifo數(shù)據(jù)輸出，逐行掃描顯示。同時(shí)，設(shè)計(jì)該模塊時(shí)，在數(shù)據(jù)有效信號(hào)（DE）有效前，須檢查lcd_fifo中是否存有數(shù)據(jù)，以確定是否進(jìn)行數(shù)據(jù)讀取和傳輸；須進(jìn)行調(diào)色板模式設(shè)置，在幀傳輸過程中需要進(jìn)行模式鎖定，以免出現(xiàn)傳輸錯(cuò)誤；須根據(jù)不同bpp模式，確定不同的讀取時(shí)間段，18bpp每次都讀取，16bpp間隔1次讀取，8bpp間隔4次讀取。

3.5數(shù)據(jù)存儲(chǔ)模塊設(shè)計(jì)

本設(shè)計(jì)選用SD卡作為外接存儲(chǔ)硬盤。SD存儲(chǔ)卡具有大容量、高性能、安全性好等特點(diǎn)的多功能存儲(chǔ)卡，被廣泛用于數(shù)碼相機(jī)、掌上電腦和手機(jī)等便攜式設(shè)備中。SD卡上所有單元由內(nèi)部時(shí)鐘發(fā)生器提供時(shí)鐘，接口驅(qū)動(dòng)單元同步外部時(shí)鐘的DAT和CMD信號(hào)到內(nèi)部所用時(shí)鐘。SD卡有兩種通信協(xié)議，即SD通信協(xié)議和SPI通信協(xié)議，與SPI通信協(xié)議相比，SD通信協(xié)議的最大優(yōu)點(diǎn)是讀寫速度快，單根數(shù)據(jù)線理論上可以達(dá)到25 MB／s，四線傳輸可以達(dá)到100 MB／s。

本設(shè)計(jì)中對SD卡的協(xié)議采用軟件編寫：首先在SoPC Builder里定義了6個(gè)I／O口：SD_CMD，SD_DAT0-DAT3，SD_CLK，分別對應(yīng)SD卡的命令、數(shù)據(jù)、時(shí)鐘端口，然后在NiosⅡIDE上按照SD卡的傳輸協(xié)議編寫C程序來對6個(gè)I／O口進(jìn)行操作，以此來實(shí)現(xiàn)SD卡的傳輸協(xié)議。

3.6 數(shù)據(jù)傳輸模塊設(shè)計(jì)

設(shè)計(jì)采用DM9000A作為以太網(wǎng)控制芯片。DM9000AEP是一款完全集成的和符合成本效益單芯片快速以太網(wǎng)MAC控制器與一般處理接口，一個(gè)10/100M自適應(yīng)的PHY和4K DWORD值的SRAM 。它的目的是在低功耗和高性能進(jìn)程的3.3V與5V的支持寬容。 DM9000Aep還提供了介質(zhì)無關(guān)的接口，來連接所有提供支持介質(zhì)無關(guān)接口功能的家用電話線網(wǎng)絡(luò)設(shè)備或其他收發(fā)器。該DM9000AEP支持8位， 16位和32 -位接口訪問內(nèi)部存儲(chǔ)器，以支持不同的處理器。DM9000Aep物理協(xié)議層接口完全支持使用10MBps下3類、4類、5類非屏蔽雙絞線和100MBps下5類非屏蔽雙絞線。

基于DM9000A的HAL設(shè)備驅(qū)動(dòng)設(shè)計(jì)主要分為兩步：首先是DM9000A的Avalon總線接口邏輯設(shè)計(jì)；其次DM9000A的讀寫驅(qū)動(dòng)程序設(shè)計(jì)；最后按照HAL的驅(qū)動(dòng)模式將DM9000A的驅(qū)動(dòng)程序移植進(jìn)HAL。DM9000A是作為Avalon總線的從外設(shè)與NiosⅡ進(jìn)行通信。

DM9000A不允許直接訪問芯片內(nèi)部的寄存器，需要通過數(shù)據(jù)端口和索引端口來讀寫。而這兩個(gè)端口由CMD管腳控制：當(dāng)CMD接高電平時(shí)為數(shù)據(jù)端口，CMD接低電平為控制端口。支持處理器讀寫內(nèi)部存儲(chǔ)器的數(shù)據(jù)操作命令以 字節(jié)/ 字/ 雙字的長度進(jìn)行，集成10/100M自適應(yīng)收發(fā)器，支持介質(zhì)無關(guān)接口，支持背壓模式半雙工流量控制模式，IEEE802.3x流量控制的全雙工模式，支持喚醒幀，鏈路狀態(tài)改變和遠(yuǎn)程的喚醒，4K雙字SRAM 。

應(yīng)用程序設(shè)計(jì)采用TCP／IP、HTTP協(xié)議，把監(jiān)測器作為Web服務(wù)器端，遠(yuǎn)程PC端作為客戶端通過網(wǎng)頁顯示采集到的心電波形。

4 實(shí)驗(yàn)結(jié)果

系統(tǒng)對人體心電信號(hào)進(jìn)行了采集，通過LCD面板進(jìn)行實(shí)時(shí)顯示。通過SD卡存儲(chǔ)數(shù)據(jù)，同時(shí)采用以太網(wǎng)網(wǎng)絡(luò)將數(shù)據(jù)發(fā)送到遠(yuǎn)程的PC端上，以下是對系統(tǒng)功能的驗(yàn)證與測試結(jié)果。

4.1 信號(hào)采集調(diào)理模塊

心電信號(hào)采集調(diào)理模塊是自行設(shè)計(jì)的采集板，主要測量參數(shù)為前置放大器的通道帶寬、放大能力和陷波特性。經(jīng)測試，測試信號(hào)在1～1 kHz的頻帶帶寬內(nèi)放大增益基本穩(wěn)定在12.1 dB，即其通道帶寬能≥1 kHz；在頻率為20 Hz和50 Hz時(shí)，放大器對40～800 mV信號(hào)的放大能力增益并無明顯變化，基本穩(wěn)定在11.7～13.1 dB；同時(shí)，陷波器在對50 Hz信號(hào)濾波時(shí)能將放大增益控制到0.5 dB以下。

4.2 信號(hào)顯示模塊

圖5是采集后的心電信號(hào)通過本地的LCD面板實(shí)時(shí)顯示。從顯示結(jié)果看，心電信號(hào)的PQRST五個(gè)特征點(diǎn)明顯，波形平滑，并且在實(shí)際測量中穩(wěn)定無干擾，能真實(shí)反映出采集后的心電信號(hào)。

4.3 網(wǎng)絡(luò)傳輸模塊

在設(shè)計(jì)中，網(wǎng)絡(luò)接口功能的實(shí)現(xiàn)使采集到的心電信號(hào)通過以太網(wǎng)發(fā)送到遠(yuǎn)程PC端，實(shí)現(xiàn)數(shù)據(jù)的遠(yuǎn)程傳輸。根據(jù)TCP／IP協(xié)議與HTTP協(xié)議，信號(hào)經(jīng)過打包處理后發(fā)送到網(wǎng)絡(luò)上。在遠(yuǎn)程PC端，通過網(wǎng)頁瀏覽器就可以觀看到服務(wù)器端采集到的心電波形。

5 結(jié)語

本文描述了一種基于NiosⅡ軟核處理器的遠(yuǎn)程心電醫(yī)療信號(hào)監(jiān)測系統(tǒng)的設(shè)計(jì)，該設(shè)計(jì)已完成了系統(tǒng)平臺(tái)的搭建，并通過了EDA軟件仿真驗(yàn)證和在DE2開發(fā)板上板級(jí)驗(yàn)證，能夠?qū)崿F(xiàn)對心電信號(hào)的采集調(diào)理、信號(hào)波形和數(shù)據(jù)的LCD顯示、數(shù)據(jù)的存儲(chǔ)、網(wǎng)絡(luò)傳輸。

System-on-a-Programmable-Chip，即可編程片上系統(tǒng)。 用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，稱作SOPC?？删幊唐舷到y(tǒng)（SOPC）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。設(shè)計(jì)中采用了SOPC技術(shù)與IP核復(fù)用技術(shù)，縮短了系統(tǒng)開發(fā)周期，同時(shí)使系統(tǒng)具有便攜式、靈活性、功能可擴(kuò)展等功能。