基于雙DSP硬件架構(gòu)的固態(tài)開(kāi)關(guān)控制系統(tǒng)設(shè)計(jì)

摘要：為解決電網(wǎng)供電電壓跌落及短時(shí)斷電的問(wèn)題，實(shí)現(xiàn)了對(duì)負(fù)載的不間斷供電，設(shè)計(jì)了基于雙DSP和FPGA的固態(tài)轉(zhuǎn)換開(kāi)關(guān)(SSTS)控制系統(tǒng)。介紹了SSTS設(shè)備的工作原理，通過(guò)仿真論證了強(qiáng)制切換(MBB)控制策略及單相電壓跌落檢測(cè)算法的有效性和必要性。根據(jù)改進(jìn)后的SSTS系統(tǒng)控制算法，通過(guò)對(duì)功能的層次化解析，建立了雙DSP+FPGA控制系統(tǒng)架構(gòu)，并簡(jiǎn)單介紹了各系統(tǒng)模塊的實(shí)現(xiàn)方法。最后給出了380 V SSTS裝置部分運(yùn)行結(jié)果。實(shí)驗(yàn)結(jié)果表明，所采用的控制系統(tǒng)架構(gòu)及控制策略是正確可行的。
關(guān)鍵詞：固態(tài)轉(zhuǎn)換開(kāi)關(guān)；電壓跌落檢測(cè)；切換控制

1 引言
    SSTS是一種解決電壓短時(shí)跌落的電力電子設(shè)備。隨著電力電子器件的發(fā)展，采用可控電力電子器件取代機(jī)械開(kāi)關(guān)，可實(shí)現(xiàn)高速投切，且設(shè)備壽命長(zhǎng)，賦予了SSTS全新的意義。在此以晶閘管型固態(tài)開(kāi)關(guān)裝置為研究對(duì)象，首先在電磁暫態(tài)仿真平臺(tái)PSCAD／EMTDC建立了10 kV／1 MW中壓SSTS系統(tǒng)模型。通過(guò)仿真對(duì)現(xiàn)有電壓跌落檢測(cè)算法以及切換控制策略進(jìn)行了研究和改進(jìn)。在仿真基礎(chǔ)上，對(duì)SSTS控制系統(tǒng)功能進(jìn)行了梳理和層次化解析，提出基于雙DSP+FPGA的硬件控制架構(gòu)。
    該控制平臺(tái)可實(shí)現(xiàn)多達(dá)24路的模擬信號(hào)同步實(shí)時(shí)采樣。通過(guò)將系統(tǒng)測(cè)試、控制功能在多處理器中分工合作，有效提高了系統(tǒng)運(yùn)算速度，減少了軟件開(kāi)發(fā)復(fù)雜性，提高了系統(tǒng)的可靠性與穩(wěn)定性。該控制平臺(tái)在各種智能電網(wǎng)電力電子測(cè)控設(shè)備上具有廣泛的應(yīng)用前景。

2 SSTS原理與系統(tǒng)仿真
    SSTS系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

    主、備用側(cè)電源分別通過(guò)晶閘管連接到負(fù)載。在正常工作時(shí)，負(fù)載接入主側(cè)電源工作運(yùn)行，當(dāng)系統(tǒng)監(jiān)測(cè)到主側(cè)電源有電壓跌落、過(guò)流或過(guò)溫故障時(shí)，系統(tǒng)自動(dòng)將負(fù)載切換到備用側(cè)電源。SSTS控制系統(tǒng)的研究重點(diǎn)在于電壓跌落檢測(cè)算法和切換控制策略。為研究這些問(wèn)題，在電磁暫態(tài)仿真軟件PSCAD／EMTDC中建立了10 kV／1 MW中壓SSTS的系統(tǒng)模型并根據(jù)系統(tǒng)故障種類(lèi)和負(fù)載種類(lèi)的不同，進(jìn)行了全面仿真。負(fù)載種類(lèi)包括：容性負(fù)載、阻性負(fù)載、感性負(fù)載和變壓器型負(fù)載。電壓跌落故障包括：三相短路、兩相短路、兩相接地短路、單相接地短路、單相跌落30％和三相跌落30％等。
2．1 系統(tǒng)切換控制策略仿真
    SSTS切換控制策略主要包括電流過(guò)零切換(BBM)和MBB兩種，其切換控制流程如圖2所示。通過(guò)仿真發(fā)現(xiàn)，當(dāng)系統(tǒng)負(fù)載為功率因數(shù)較低的阻感負(fù)載或變壓器時(shí)，若SSTS之前發(fā)生短路故障，系統(tǒng)電流過(guò)零非常緩慢，大大影響系統(tǒng)切換速度。由仿真結(jié)果可知，當(dāng)系統(tǒng)負(fù)載功率因數(shù)為0．3，呈現(xiàn)感性時(shí)，系統(tǒng)電流過(guò)零耗時(shí)60 ms。當(dāng)系統(tǒng)負(fù)載端連有10 kV／400 V變壓器時(shí)，由于變壓器勵(lì)磁電感作用，電流過(guò)零耗時(shí)超過(guò)了4 s。為保證系統(tǒng)在20 ms內(nèi)完成電源切換，必須采用MBB控制策略。

    仿真還發(fā)現(xiàn)，若短路故障發(fā)生在負(fù)載側(cè)，此時(shí)將故障負(fù)載投切到備用電源，會(huì)給備用電源側(cè)線路帶來(lái)電流沖擊，造成備用電源線路及其設(shè)備損壞。因此應(yīng)對(duì)故障位置加以判斷。當(dāng)主側(cè)發(fā)生電壓跌落且伴有較大故障電流時(shí)，說(shuō)明故障位置在SSTS后，此時(shí)不宜切入備用側(cè)電源，可按照繼電保護(hù)重合閘的方案進(jìn)行處理。[!--empirenews.page--]
2．2 電壓跌落檢測(cè)算法仿真
    常見(jiàn)的電壓跌落檢測(cè)算法包括電壓峰值檢測(cè)法、傅里葉變換法、小波變換法和d-q變換法等，其中改進(jìn)d-q變換法和單相電壓跌落檢測(cè)算法在工程中最為常用，其原理如圖3所示。對(duì)以上兩種電壓檢測(cè)算法進(jìn)行了仿真比較，電壓跌落檢測(cè)閾值取為90％，仿真結(jié)果如表1所示。

    由表1可見(jiàn)，改進(jìn)d-q坐標(biāo)變換算法監(jiān)測(cè)速度較快，但無(wú)法檢測(cè)出單相小幅跌落故障。單相電壓跌落檢測(cè)算法速度較慢，但檢測(cè)全面，且算法實(shí)現(xiàn)較為簡(jiǎn)單。

3 SSTS控制系統(tǒng)總體設(shè)計(jì)
    SSTS控制系統(tǒng)的主要功能為監(jiān)測(cè)系統(tǒng)電能質(zhì)量狀態(tài)，當(dāng)系統(tǒng)發(fā)生欠壓、過(guò)流、過(guò)溫等故障時(shí)，觸發(fā)“切換過(guò)程”。此處將分別對(duì)測(cè)量需求和控制需求進(jìn)行分析。
3．1 測(cè)量需求分析及傳感器配置方案
    由系統(tǒng)仿真可知，切換過(guò)程需實(shí)時(shí)考察切換時(shí)刻系統(tǒng)電流是否過(guò)零及電流方向。晶閘管電流過(guò)零判斷要求系統(tǒng)能精確監(jiān)測(cè)幾百毫安的晶閘管維持電流。而過(guò)流監(jiān)測(cè)則要求系統(tǒng)能檢測(cè)幾百至上千安的故障電流。由于測(cè)量動(dòng)態(tài)范圍極大，普通電流傳感器無(wú)法達(dá)到要求。這里采用兩級(jí)電流傳感器來(lái)實(shí)現(xiàn)全范圍的電流精確測(cè)量。第1級(jí)量程范圍大，用于監(jiān)測(cè)系統(tǒng)過(guò)流故障；第2級(jí)主要用于監(jiān)測(cè)電流是否過(guò)零及零點(diǎn)附近的電流方向。
    為避免容性負(fù)載接入對(duì)系統(tǒng)造成電流沖擊，切換過(guò)程還應(yīng)考察待投入電源支路晶閘管兩端電壓，以保證容性負(fù)載的零電壓投切。綜上所述，對(duì)于三相中高壓SSTS系統(tǒng)，需要對(duì)主、備用側(cè)電源的三相電壓、三相1級(jí)電流、三相2級(jí)電流、開(kāi)關(guān)兩端電壓等24路電網(wǎng)參量進(jìn)行實(shí)時(shí)采樣。
3．2 系統(tǒng)功能解析與架構(gòu)
    根據(jù)以上分析，將系統(tǒng)功能按照響應(yīng)速度以及功能耦合關(guān)系進(jìn)行解析，可得到圖4所示的系統(tǒng)功能關(guān)系圖。

    由圖4可知，系統(tǒng)需要實(shí)現(xiàn)多達(dá)24路的模擬信號(hào)采樣和處理。若采用單處理器，則對(duì)處理器運(yùn)算性能、定時(shí)器及中斷資源要求較高。程序量大，中斷嵌套復(fù)雜，影響系統(tǒng)的實(shí)時(shí)性和可靠性?？紤]到狀態(tài)監(jiān)測(cè)模塊與切換控制模塊之間重要的傳遞參數(shù)只有6個(gè)，數(shù)量少，因此可由兩個(gè)較低性能的處理器分別實(shí)現(xiàn)電能質(zhì)量監(jiān)測(cè)和切換控制功能。24路電網(wǎng)參量根據(jù)其與功能模塊的耦合關(guān)系分別由不同處理器處理，即主、備用側(cè)電源相電壓、三相大電流(1級(jí)電流傳感器)接入狀態(tài)監(jiān)測(cè)DSP；晶閘管電壓、三相小電流(2級(jí)電流傳感器)與切換控制功能耦合緊密，因此接入切換控制DSP?？刂葡到y(tǒng)結(jié)構(gòu)如圖5所示。[!--empirenews.page--]
    在該控制系統(tǒng)中，主DSP實(shí)現(xiàn)切換控制功能。系統(tǒng)故障以開(kāi)關(guān)信號(hào)形式通過(guò)外部中斷送入主DSP，以保證系統(tǒng)的高速響應(yīng)。主DSP輸出的晶閘管控制信號(hào)通過(guò)FPGA輸出至晶閘管觸發(fā)模塊。協(xié)DSP負(fù)責(zé)主、備用側(cè)電源質(zhì)量的監(jiān)控，其主要功能為電壓跌落檢測(cè)。監(jiān)測(cè)結(jié)果以“開(kāi)關(guān)信號(hào)”以及“16位數(shù)據(jù)”兩種形式輸出。

    如圖5所示，主、協(xié)DSP除單線GPIO直連端口外，主要通過(guò)FPGA相連。連接端口包括并行系統(tǒng)總線端口和通用I／O(GPIO)端口，分別用于傳遞“16位數(shù)據(jù)”和“開(kāi)關(guān)信號(hào)”參量。并行系統(tǒng)總線端口用于連接DSP和FPGA內(nèi)置的雙口RAM。該數(shù)據(jù)端口可使主、協(xié)DSP以兆赫茲級(jí)的速度并行通訊，適合傳輸大量的系統(tǒng)參數(shù)。GPIO端口則用于快速傳遞各種故障狀態(tài)。此外，F(xiàn)PGA還負(fù)責(zé)實(shí)現(xiàn)底層保護(hù)功能，微處理器如DSP雖可滿(mǎn)足系統(tǒng)智能化控制需求，但一些不可預(yù)知事件會(huì)導(dǎo)致控制系統(tǒng)出現(xiàn)嚴(yán)重故障。因此，除DSP外，系統(tǒng)利用FPGA增加了納秒級(jí)控制速度的底層保護(hù)功能。如圖5所示，系統(tǒng)電流與溫度開(kāi)關(guān)信號(hào)經(jīng)過(guò)模擬信號(hào)調(diào)理模塊形成過(guò)流、過(guò)溫故障信號(hào)后，直接送入FPGA。當(dāng)系統(tǒng)發(fā)生過(guò)流、過(guò)溫故障時(shí)，F(xiàn)PGA故障鎖存模塊將使晶閘管控制信號(hào)失效。整個(gè)保護(hù)過(guò)程所涉及信號(hào)處理單元少，結(jié)構(gòu)簡(jiǎn)單，大大提高了系統(tǒng)的可靠性和響應(yīng)速度。在此將進(jìn)一步介紹各主要控制系統(tǒng)功能模塊的實(shí)現(xiàn)方法，并給出實(shí)體裝置的運(yùn)行結(jié)果。

4 主要系統(tǒng)功能的實(shí)現(xiàn)
4．1 主DSP功能
    改進(jìn)后的切換控制流程如圖6所示。

    由于系統(tǒng)采用雙DSP控制架構(gòu)，每個(gè)DSP運(yùn)算量較小，采用TMS320F12812型DSP芯片即可滿(mǎn)足需求。根據(jù)SSTS控制系統(tǒng)需求，主DSP主要配
置了外部中斷、外部存儲(chǔ)器接口、SCI等外設(shè)。其中，外部存儲(chǔ)器接口用于連接FPGA內(nèi)置的雙口RAM。根據(jù)系統(tǒng)仿真結(jié)果，主DSP程序在MBB控制基礎(chǔ)上增加了對(duì)故障位置的判斷。當(dāng)故障發(fā)生在負(fù)載側(cè)即故障電流很大時(shí)，應(yīng)切斷負(fù)載一段時(shí)間后(大于系統(tǒng)繼電保護(hù)重合閘時(shí)間)，再次嘗試接入電源。若重新投切仍不成功，則說(shuō)明負(fù)載故障無(wú)法恢復(fù)，不再切入任何電源。
4．2 同步信號(hào)采樣的實(shí)現(xiàn)與改進(jìn)
    在電力系統(tǒng)運(yùn)行中，由于種種原因可能引起電網(wǎng)頻率漂移，若采樣周期不是實(shí)際周期信號(hào)整數(shù)倍，會(huì)造成頻譜泄露，從而引起誤差。采用鎖相環(huán)跟蹤鎖定電網(wǎng)頻率可解決該問(wèn)題。硬件鎖相環(huán)電路主要由方波產(chǎn)生信號(hào)電路和鎖相倍頻電路兩部分組成。由過(guò)零比較電路產(chǎn)生的50 Hz方波信號(hào)經(jīng)過(guò)鎖相倍頻電路產(chǎn)生12．8 kHz采樣頻率信號(hào)。該電路結(jié)構(gòu)簡(jiǎn)單，響應(yīng)速度快，但在系統(tǒng)發(fā)生缺相故障或諧波干擾時(shí)，硬件鎖相電路將可能無(wú)法可靠跟蹤電網(wǎng)50 Hz信號(hào)，造成采樣電路工作不正常。該控制系統(tǒng)將硬件鎖相環(huán)輸出信號(hào)送入FPGA進(jìn)行頻率檢測(cè)跟蹤，當(dāng)跟蹤輸出的電網(wǎng)頻率與50 Hz偏差大于1 Hz時(shí)，由FPGA輸出標(biāo)準(zhǔn)12．8 kHz采樣觸發(fā)信號(hào)，以保證系統(tǒng)可靠運(yùn)行。[!--empirenews.page--]
4．3 協(xié)DSP主要功能
    協(xié)DSP的主要功能是實(shí)現(xiàn)電壓跌落檢測(cè)算法，算法流程如圖3b所示。其重點(diǎn)在于帶阻濾波器和低通濾波器的設(shè)計(jì)。根據(jù)系統(tǒng)仿真結(jié)果設(shè)置帶阻濾波器中心頻率為100 Hz，低通濾波器截止頻率為40 Hz，采樣頻率為12．8 kHz。數(shù)字濾波器采用32位2階IIR數(shù)字濾波器軟件模塊，實(shí)際運(yùn)行取得了理想的濾波效果。在150 MHz系統(tǒng)主頻運(yùn)行條件下，實(shí)測(cè)單相電壓跌落檢測(cè)算法運(yùn)行時(shí)間2．44μs，小于信號(hào)采樣間隔(78μs，12．8 kHz)，滿(mǎn)足系統(tǒng)運(yùn)行時(shí)間需求。
4．4 電流過(guò)流信號(hào)處理及FPGA主要功能
    系統(tǒng)相電流需經(jīng)模擬信號(hào)調(diào)理模塊和邏輯處理模塊產(chǎn)生過(guò)流報(bào)警信號(hào)。其信號(hào)處理流程如圖7所示。系統(tǒng)通過(guò)模擬信號(hào)調(diào)理板及FPGA將電流交流信號(hào)轉(zhuǎn)換為過(guò)流報(bào)警開(kāi)關(guān)信號(hào)。FPGA主要功能包括雙口RAM、鎖相環(huán)保護(hù)、過(guò)流信號(hào)調(diào)理、輸出信號(hào)故障鎖存等。

5 實(shí)驗(yàn)結(jié)果
    為驗(yàn)證所述控制平臺(tái)的可行性及控制算法的正確性，開(kāi)發(fā)了三相380 V／6 kW SSTS實(shí)驗(yàn)裝置。電壓跌落檢測(cè)實(shí)驗(yàn)結(jié)果如圖8所示。在所示電壓跌落類(lèi)型中，最長(zhǎng)電壓跌落檢測(cè)時(shí)間為6．8 ms。系統(tǒng)發(fā)生三相斷線故障時(shí)，系統(tǒng)切換過(guò)程見(jiàn)圖9。檢測(cè)時(shí)間為5．9 ms，切換時(shí)間為7．2 ms。

6 結(jié)論
    基于雙DSP硬件架構(gòu)的電力電子設(shè)備控制系統(tǒng)能夠有效提高控制系統(tǒng)的響應(yīng)速度、數(shù)據(jù)處理能力以及外部接口可擴(kuò)展性，控制方便靈活，有較高的可靠性和實(shí)時(shí)性。