TMS320C66x匯編語(yǔ)言的DSP代碼優(yōu)化技術(shù)

摘要：隨著主頻的不斷增加及多核處理器的出現(xiàn)，DSP運(yùn)算量也不斷地提高，但是從系統(tǒng)集成度的提高和成本角度考慮，仍然需要對(duì)C語(yǔ)言代碼進(jìn)行優(yōu)化以提高效率。介紹了TMS320C66x匯編和流水線技術(shù)，闡述了在CCS編譯器的實(shí)時(shí)運(yùn)行環(huán)境下，編程需要注意的有關(guān)問(wèn)題，以及如何利用流水線技術(shù)提高DSP的處理效率。

引言

DSP(數(shù)字信號(hào)處理器)通常作為實(shí)時(shí)信號(hào)處理的核心器件，被廣泛應(yīng)用于工業(yè)控制、通信、航空航天、武器精確制導(dǎo)等領(lǐng)域中。在以DSP為核心的系統(tǒng)設(shè)計(jì)過(guò)程中，軟件開(kāi)發(fā)的地位顯得尤為重要。雖然器件水平的不斷提高、DSP主頻和運(yùn)算核的增加，使DSP的運(yùn)算能力大為提升，但是隨著系統(tǒng)集成度和實(shí)時(shí)性的不斷提高，為了提高運(yùn)算速度和執(zhí)行效率，在進(jìn)行軟件開(kāi)發(fā)時(shí)經(jīng)常需要用到C語(yǔ)言和匯編語(yǔ)言的混合編程。

如何使C語(yǔ)言和匯編語(yǔ)言有效地結(jié)合在一起，使程序清晰易懂，同時(shí)提升運(yùn)算效率是本文著重討論的問(wèn)題。TI公司的TMS320C66x系列是高性能的數(shù)字信號(hào)處理器，本文以CCS5.0編程環(huán)境為例，講述了編譯器的實(shí)時(shí)運(yùn)行環(huán)境下的匯編編程規(guī)則、使用流水線技術(shù)對(duì)程序的改善，以及在編程中需要注意的問(wèn)題。

1 TMS320C66x DSP簡(jiǎn)介

TMS320C66x高性能DSP采用VLIW結(jié)構(gòu)，具有2路數(shù)據(jù)通道，每個(gè)通道包含4個(gè)可以并行運(yùn)行的處理單元(.L、.S、.M和.D)，每個(gè)通道有32個(gè)32位通用寄存器，每個(gè)周期最多可以運(yùn)行8個(gè)32位的指令，數(shù)據(jù)的加載位寬為每個(gè)周期32位或者64位。

其L1/L2存儲(chǔ)包括直接映射的32 KB的L1P指令RAM、32 KB的2路L1D數(shù)據(jù)RAM、512 KB可配置的L2 RAM;最高運(yùn)行頻率為1.25 GHz，每核最高有40 GMAC/s定點(diǎn)和20 GFLOP/s運(yùn)算能力，8核共享4MB片上存儲(chǔ)，包含豐富的外圍接口，如DDR3控制器、PCIe控制器和SRIO接口等。

TMS320C66x DSP核心框圖如圖1所示。

2 編譯器的實(shí)時(shí)運(yùn)行環(huán)境

在編譯器的實(shí)時(shí)運(yùn)行環(huán)境下，編寫(xiě)匯編代碼時(shí)要遵守的規(guī)則主要有：寄存器使用規(guī)則和參數(shù)傳遞規(guī)則。

TMS320C66x兩組通用寄存器，每組分別有32個(gè)32位寄存器，分為兩組，分別是A0～A31和B0～B31。編譯器對(duì)特定寄存器的使用及如何保護(hù)作了規(guī)定。占用兩個(gè)寄存器的數(shù)據(jù)(長(zhǎng)整型、雙精度浮點(diǎn)數(shù))放在相鄰的兩個(gè)寄存器中，且第一個(gè)必須是奇數(shù)，例如A1：A0，前面存放高位，后面存放低位，成對(duì)使用。

TMS320C66x編譯器對(duì)匯編函數(shù)調(diào)用有嚴(yán)格的規(guī)定，如果在調(diào)用中不遵守這些規(guī)定，就會(huì)破壞實(shí)時(shí)運(yùn)行環(huán)境，導(dǎo)致程序錯(cuò)誤。主程序把函數(shù)調(diào)用需要傳遞的參數(shù)放在寄存器或者堆棧里。參數(shù)的前10個(gè)依次放在A4、B4、A6、B6、A8、B8、A10、B10、A12和B12里、如果參數(shù)是長(zhǎng)整型或者浮點(diǎn)型，就占用一個(gè)寄存器對(duì)，如A5：A4、B5：B4等，依此類推。

剩下的參數(shù)放在堆棧里，堆棧指針指向下一個(gè)空地址，第11個(gè)參數(shù)就是SP+offset，依此類推。參數(shù)放在堆棧里需要考慮存儲(chǔ)邊界，一個(gè)參數(shù)如未聲明類型且長(zhǎng)度不超過(guò)一個(gè)整型，按整型存放，未聲明的浮點(diǎn)數(shù)按雙精度浮點(diǎn)數(shù)存放。返回值如果是整型，單精度浮點(diǎn)數(shù)或者指針，放在A4中，如果是長(zhǎng)整型或者雙精度浮點(diǎn)數(shù)則放在A5：A4中。

3 軟件流水線技術(shù)的應(yīng)用

TMS320C66x系列DSP的高速度、高效率是靠并行處理來(lái)實(shí)現(xiàn)的，而軟件流水線技術(shù)(software pipeline)則是實(shí)現(xiàn)并行處理的關(guān)鍵。DSP只有在流水線充分發(fā)揮作用的情況下，才可能達(dá)到最高的執(zhí)行效率。軟件流水線包含取指、譯碼和執(zhí)行3個(gè)階段，每個(gè)階段又分為不同的相位。軟件流水線技術(shù)處于不同相位可以并行執(zhí)行，即取指、譯碼和執(zhí)行可以并行運(yùn)行，甚至相同階段不同相位也可以并行運(yùn)行。

軟件流水線技術(shù)是一種循環(huán)內(nèi)的指令，能在一個(gè)周期內(nèi)使用不同功能單元并行處理多個(gè)迭代的技術(shù)，能更為有效地使用資源，尤其對(duì)于VLIW的具有多功能單元的架構(gòu)，通過(guò)減少循環(huán)中因?yàn)閿?shù)據(jù)相關(guān)導(dǎo)致的依賴和功能單元使用沖突挖掘一次循環(huán)中指令的并行性，一般都是針對(duì)最內(nèi)層循環(huán)進(jìn)行的優(yōu)化。

軟件流水線技術(shù)可以概括為：從一個(gè)循環(huán)出發(fā)，將一個(gè)循環(huán)分成可以并行執(zhí)行的迭代單元，也就是說(shuō)在一次循環(huán)運(yùn)算結(jié)束前，啟動(dòng)多次后續(xù)的循環(huán)運(yùn)算。軟件流水階段分為進(jìn)入循環(huán)核前的prolog、循環(huán)核loop kernel、循環(huán)核結(jié)束后的epilog三個(gè)過(guò)程。流水線技術(shù)示意圖如圖2所示。

軟件流水線編程時(shí)，主要使用以下寄存器：

①Loop Buffer是一個(gè)能存儲(chǔ)若干條SPLOOP指令的片內(nèi)存儲(chǔ)空間，最多達(dá)14個(gè)執(zhí)行包。

②LBC 執(zhí)行 SPLOOP、 SPLOOPD、SPLOOPW時(shí)清零，每個(gè)運(yùn)行周期后+1，當(dāng)運(yùn)行到功能段(Stage)邊緣時(shí)，重置為零，此寄存器用戶不可見(jiàn)。

③ILC為用于循環(huán)計(jì)數(shù)的專用寄存器，SPLOOP和SPLOOPD使用向下計(jì)數(shù)器，每運(yùn)行一次循環(huán)遞減，使用ILC需要4個(gè)周期的延遲。

RILC循環(huán)嵌套時(shí)用于重置ILC。

軟件流水線編程時(shí)，主要使用以下指令：

①SPLOOP一般用于告知循環(huán)最小運(yùn)行次數(shù)，但不知循環(huán)體是否超過(guò)4個(gè)周期的起始，因?yàn)镮LC加載和使用需要4個(gè)周期的間隔;SPLOOPD知道循環(huán)最小運(yùn)行次數(shù)，以及循環(huán)體超過(guò)4個(gè)周期的起始;SPLOOPW不知道循環(huán)次數(shù)的任何信息，表明buffer的起始;SPLOOP的參數(shù)表示最小的功能段指令周期數(shù)。

②SPKERNEL和SPKERNELR表明結(jié)束，其參數(shù)表示循環(huán)結(jié)束的第幾個(gè)功能段內(nèi)的第幾個(gè)周期。

而SPMASK和SPMASKR用來(lái)區(qū)分是SPLOOP內(nèi)的存儲(chǔ)還是普通memory內(nèi)的指令。

軟件流水線技術(shù)的限制：同一周期不能使用相同的功能單元;同一個(gè)周期不能同時(shí)寫(xiě)入一個(gè)目標(biāo)寄存器;在一個(gè)執(zhí)行程序包內(nèi)，每個(gè)數(shù)據(jù)通路兩個(gè)功能單元可以訪問(wèn)另一個(gè)寄存器堆的相同的操作數(shù)。當(dāng)從另外一側(cè)讀取一個(gè)剛剛更新的寄存器時(shí)，會(huì)有一個(gè)周期的延遲，即交叉通道的延遲。

4 匯編語(yǔ)言在程序中的應(yīng)用

在實(shí)際應(yīng)用程序開(kāi)發(fā)過(guò)程中，程序通常采用混合編程的方法實(shí)現(xiàn)。主函數(shù)采用C程序編寫(xiě)，而對(duì)于那些耗時(shí)較多的運(yùn)算密集的模塊采用匯編編寫(xiě)。

這樣做的目的比較簡(jiǎn)單，因?yàn)檫@樣在主程序中初始化一些初值，既簡(jiǎn)單又準(zhǔn)確，且匯編程序能提升運(yùn)算效率。這樣既能保證程序的結(jié)構(gòu)化和可讀性，又能保證應(yīng)用的實(shí)時(shí)性。

實(shí)驗(yàn)中主要以浮點(diǎn)復(fù)數(shù)點(diǎn)乘程序?yàn)槔?，介紹匯編語(yǔ)言對(duì)源代碼的優(yōu)化步驟。

首先將C源代碼循環(huán)展開(kāi)翻譯成匯編代碼，為了使運(yùn)算效率最高，應(yīng)使用相同運(yùn)算周期內(nèi)運(yùn)算量最高的匯編指令。

確定最小迭代間隔規(guī)劃使用功能單元，使循環(huán)的多次迭代能夠并行執(zhí)行;為了使程序流水執(zhí)行，應(yīng)首先確定最小功能段間隔。

一個(gè)循環(huán)的最小功能段間隔是這個(gè)循環(huán)相鄰兩次功能段開(kāi)始之間必須等待的最小周期數(shù)。循環(huán)中的相鄰功能段數(shù)據(jù)相關(guān)性和循環(huán)核中使用最多的功能單元是最小功能段間隔。

例如，如果在循環(huán)核中有3條相鄰指令都使用.D1單元，則最小功能段間隔至少是3，因?yàn)槭褂猛还δ軉卧?條指令不能并行執(zhí)行，這時(shí)需要的最小功能段為3。

規(guī)劃使用寄存器。在已知最小功能段間隔以后，可根據(jù)程序的數(shù)據(jù)依賴關(guān)系為功能單元分配寄存器，必須保證每個(gè)周期內(nèi)沒(méi)有寄存器并行使用。

編寫(xiě)匯編程序如下：

程序中使用LDDW、CMPYSP等指令完成數(shù)據(jù)讀寫(xiě)和乘法運(yùn)算等，保證程序運(yùn)算時(shí)間最短。程序中使用最多的單元為D1和D2，每個(gè)單元被使用了3次，所以程序的最小功能段為3，循環(huán)長(zhǎng)度共有15個(gè)，被分為5個(gè)功能段，在每個(gè)周期內(nèi)保證了沒(méi)有相同的功能單元被使用。運(yùn)行同時(shí)最多使用了A、B兩側(cè)共6個(gè)功能單元，保證了運(yùn)算效率。使用更多的寄存器可以使數(shù)據(jù)的前后關(guān)聯(lián)更小。

使用本程序運(yùn)行平臺(tái)為T(mén)MS320C6678，復(fù)數(shù)8 192點(diǎn)乘其運(yùn)行周期為33 947，與使用編譯器優(yōu)化的點(diǎn)乘程序的運(yùn)行周期42 055相比，大約提升了20%。

結(jié)語(yǔ)

本文提到的軟件利用匯編優(yōu)化代碼技術(shù)，在實(shí)際的系統(tǒng)應(yīng)用中獲得了滿意的代碼效率，為大規(guī)模復(fù)雜算法運(yùn)算的執(zhí)行提供了有效的時(shí)間保障。

在程序中采用的匯編語(yǔ)言和軟件流水技術(shù)，在實(shí)時(shí)條件下能夠應(yīng)用于更為復(fù)雜和有效的算法，尤其是在編譯器對(duì)于某些程序優(yōu)化不明顯的情況下，為提升代碼效率提供了一些解決思路。