SDRAM電路設(shè)計(jì)詳解

介紹SDRAM電路設(shè)計(jì)之前先了解下SDRAM的尋址原理。SDRAM內(nèi)部是一個(gè)存儲(chǔ)陣列，可以把它想象成一個(gè)表格，和表格的檢索原理一樣，先指定行，再指定列，就可以準(zhǔn)確找到所需要的存儲(chǔ)單元，這是內(nèi)存芯片尋址的基本原理，這個(gè)表格稱(chēng)為邏輯Bank。由于技術(shù)、成本等原因，不可能只做一個(gè)全容量的Bank，而且由于SDRAM工作原理限制，單一的Bank會(huì)造成非常嚴(yán)重的尋址沖突，大幅降低內(nèi)存效率，所以在SDRAM內(nèi)部分割成多個(gè)Bank，目前的SDRAM基本都是4個(gè)Bank。存儲(chǔ)陣列示意如圖1所示：

圖1　SDRAM存儲(chǔ)陣列示意圖

圖2　SDRAM引腳配置方案

圖2是S3C2440A手冊(cè)提供的SDRAM bank地址的配置方案，維護(hù)系統(tǒng)使用的SDRAM是HY57V561620FTP-H，它的規(guī)格是4*4M*16bit(使用兩片是為了配置成32位的總線(xiàn)寬度)，BANK大小是4M*16=64MB，總線(xiàn)寬度是32位，器件大小是4*BANK大小=256Mb，寄存器配置就是(4M*16*4B)*2，根據(jù)圖2可知，SDRAM上的BANK地址引腳(BA[1:0])與S3C2440的A[25:24]相連。

圖3 S3C2440A控制地址總線(xiàn)連接

圖3是寄存器控制地址總線(xiàn)連接方式，我們使用2片SDRAM配置成32位的總線(xiàn)寬度，所以SDRAM上的A[12:0]接到S3C2440的A[14:2]引腳。具體的SDRAM電路連接如圖4所示：

圖4　SDRAM電路連接圖

SDRAM的地址引腳是復(fù)用的，在讀寫(xiě)SDRAM存儲(chǔ)單元時(shí)，操作過(guò)程是將讀寫(xiě)地址分兩次輸入到芯片中，每一次由同一組地址線(xiàn)送入，兩次送入到芯片上去的地址分別稱(chēng)為行地址和列地址，它們被鎖存到芯片內(nèi)部的行地址鎖存器和列地址鎖存器。下面是該芯片的部分信號(hào)說(shuō)明：

nSRAS：SDRAM行地址選通信號(hào)

nSCAS：SDRAM列地址選通信號(hào)

nSCS：SDRAM芯片選擇信號(hào)(選用Bank6作為sdram空間，也可以選擇Bank7)

nWBE[3:0]：SDRAM數(shù)據(jù)屏蔽信號(hào)

SCLK0[1]：SDRAM時(shí)鐘信號(hào)

SCKE：SDRAM時(shí)鐘允許信號(hào)

LDATA[0:31]:32位數(shù)據(jù)信號(hào)

LADDR[2:14]：行列地址線(xiàn)

LADDR[25:24]：bank選擇線(xiàn)