東芝為嵌入式SRAM開發(fā)低功耗技術(shù)

21ic訊 東芝公司(Toshiba Corporation)日前宣布為智能手機(jī)等移動產(chǎn)品的嵌入式SRAM應(yīng)用開發(fā)創(chuàng)新型低功耗技術(shù)。新技術(shù)運(yùn)用了位線功耗計(jì)算器(BLPC)和數(shù)控保持電路(DCRC)，可降低室溫(RT)和高溫(HT)等溫度條件下的有功及待機(jī)功耗。經(jīng)證實(shí)，溫度為25°C時，該技術(shù)樣品將有功功耗和待機(jī)功耗分別降低了27%和85%。

2月20日，東芝于加州舊金山召開的2013年國際固態(tài)電路會議(2013 International Solid-State Circuit Conference)上展示了該項(xiàng)開發(fā)成果(1)。

要想延長電池壽命，就需要降低高性能與低性能模式(MP3解碼、后臺處理等)下的功耗。由于低性能應(yīng)用的工作頻率僅需幾十兆赫，因此SRAM溫度保持在室溫上下，此時的有功及漏電功耗相當(dāng)。鑒于此，關(guān)鍵就在于將高溫下的有功及待機(jī)功耗降至室溫下的有功及待機(jī)功率。

東芝的新技術(shù)采用了BLPC和DCRC。BLPC通過重復(fù)位線監(jiān)控環(huán)形振蕩器的頻率，進(jìn)而預(yù)測位線的功耗。它通過監(jiān)控SRAM靜止電路的電流消耗情況來實(shí)現(xiàn)某些情況下SRAM有功功耗的最小化。DCRC可大幅降低保持電路的待機(jī)功耗，定期自動激活，以更新保持驅(qū)動器緩沖器的大小。

東芝將繼續(xù)開發(fā)技術(shù)，為移動產(chǎn)品貢獻(xiàn)高性能、低功耗系統(tǒng)LSI。