東芝將推出樣品交付周期較短的新款結(jié)構(gòu)化陣列

21ic訊 東芝公司(Toshiba Corporation)日前宣布，該公司已經(jīng)推出新款結(jié)構(gòu)化陣列，能夠以較短的交付周期開發(fā)并交付樣品，只需定制少許金屬掩膜設(shè)計層即可。

新陣列采用BaySand Inc.的授權(quán)技術(shù)，只需定制少許金屬掩膜層即可打造出功能豐富的高性能、低功率片上系統(tǒng)(SoC)。憑借來自FPGA且經(jīng)驗證的RTL設(shè)計數(shù)據(jù)以及將樣品交付周期縮短為傳統(tǒng)特定用途集成電路(ASIC)的五分之一(最短只需五周)，即可實現(xiàn)與FPGA兼容。還能以與FPGA相同的引腳布局交付樣品。另外，減少金屬掩膜層數(shù)還有利于大幅降低NRE成本。

新產(chǎn)品采用65nm工藝技術(shù)打造，另有40nm產(chǎn)品系列尚在開發(fā)中。同樣處于開發(fā)當(dāng)中的還有針對各工藝打造的高速收發(fā)器產(chǎn)品。

主要特性

1. 能夠通過定制少許金屬掩膜層打造出功能豐富的高性能、低功率SoC。

2. 憑借來自FPGA且經(jīng)過驗證的RTL設(shè)計數(shù)據(jù)，就能以較短的交付周期(最短五周)交付樣品。

3. 由于與FPGA引腳布局兼容，因此就可使用現(xiàn)有電路板。