SOPC的運(yùn)動(dòng)視覺(jué)處理系統(tǒng)

 （1） Nios II嵌入式處理器 

Nios II嵌入式處理器是一款通用的 RISC結(jié)構(gòu)的 CPU，它定位于廣泛的嵌入式應(yīng)用。在 Nios II IDE集成開發(fā)環(huán)境中，按照操作提示添加、設(shè)置相關(guān)參數(shù)，在幾分鐘之內(nèi)就能生成一個(gè) Nios II嵌入式處理器。其硬件開發(fā)過(guò)程為： 

① 分析系統(tǒng)所要完成的功能、達(dá)到的性能 

② 啟動(dòng) SOPC Builder，選取具體的 FPGA型號(hào) 

③ 定義 CPU，外圍器件，存儲(chǔ)系統(tǒng)等模塊 

④ 為各個(gè)模塊分配基地址和中斷請(qǐng)求號(hào)（IRQ） 

⑤ 生成 Nios系統(tǒng)模塊，引腳鎖定，編譯軟件開發(fā)過(guò)程為： 

① 在 SOPC Builder中啟動(dòng) Nios II IDE 

② 創(chuàng)建 C/C++軟件工程，并指定目標(biāo)硬件 

③ 利用工程模本編寫相應(yīng)的程序 

④ 編譯后，即可下載到硬件中運(yùn)行 

    Nios II IDE中可以采用 C/C++或者匯編語(yǔ)言進(jìn)行程序的編寫，其文件擴(kuò)展名分別為 .c和.s。一個(gè)單獨(dú)的 Nios II/f CPU大約需要占用 1800個(gè) LEs，如果再添加一些定時(shí)器，外圍器件等，那么占用的邏輯單元會(huì)進(jìn)一步增加。 

    （2）數(shù)字信號(hào)處理塊 

    Stratix II系列 FPGA內(nèi)部具有數(shù)字信號(hào)處理塊（ DSP Blocks，DSP塊）。數(shù)字信號(hào)處理塊可以支持不同數(shù)據(jù)寬度的乘法器（ 9×9、18×18、36×36）和操作模式（乘法運(yùn)算、復(fù)數(shù)乘法運(yùn)算、乘加運(yùn)算和乘法累加運(yùn)算），每個(gè) DSP塊提供了 2.8 GMACS的 DSP數(shù)據(jù)吞吐量。最大 Stratix II器件 EP2S180內(nèi)部含有 96個(gè)數(shù)字信號(hào)處理塊，能夠提供了 284 GMACS的吞吐量，可以支持 384個(gè) 18×18乘法器。此外，數(shù)字信號(hào)處理塊增加了新的舍入和飽和支持，便于將 DSP固件代碼導(dǎo)入 FPGA。一些應(yīng)用如話音處理，由于存放數(shù)據(jù)的存儲(chǔ)緩沖是固定寬度，可以使用舍入和飽和。現(xiàn)在采用了支持舍入和飽和的數(shù)字信號(hào)處理塊，可以很方便地將基于 DSP處理器的設(shè)計(jì)導(dǎo)入到 FPGA中進(jìn)行實(shí)現(xiàn)。 

     在 Altera的可編程器件上進(jìn)行 DSP系統(tǒng)設(shè)計(jì)，需要有同時(shí)支持高級(jí)的算法和硬件描述語(yǔ)言的開發(fā)工具。MathWorks的 MATLAB和 Simulink系統(tǒng)級(jí)的設(shè)計(jì)工具具備了算法開發(fā)、仿真、驗(yàn)證能力。Altera的 DSP Builder將這些工具與 Altera的開發(fā)工具組合在一起，提供了一個(gè)系統(tǒng)設(shè)計(jì)、算法設(shè)計(jì)和硬件設(shè)計(jì)共享的 DSP開發(fā)平臺(tái)。 

   （3）視頻圖像處理
     IP核第三方提供有許多應(yīng)用于通信、圖像編解碼、視頻處理的可定制 IP核。合理地利用這些 IP核，在保證性能與可靠性的同時(shí)，可以大大縮短開發(fā)時(shí)間。下面介紹的是色彩空間轉(zhuǎn)換 IP。  [!--empirenews.page--]

    CSC（Color Space Convertorr）是 Altera公司提供的 MegaCore IP庫(kù)文件中的一個(gè)專門用于圖像色彩空間轉(zhuǎn)換的 IP核，與軟件轉(zhuǎn)換相比，其具有明顯的速度優(yōu)勢(shì)和靈活性： 

● 每個(gè)時(shí)鐘周期完成一個(gè)像素點(diǎn)的轉(zhuǎn)換 

● 在 Stratix系列 FPGA中，時(shí)鐘頻率大于 200MHz 

● 支持 RGB和 YCbCr、YUV之間的互換 

● 用戶可以自定義轉(zhuǎn)換矩陣的相關(guān)系數(shù) 

● 支持有符號(hào)數(shù)和無(wú)符號(hào)數(shù) 

    輸入輸出的數(shù)據(jù)寬度為 2～32b

4 RAM數(shù)據(jù)緩沖區(qū)

    Stratix II系列 FPGA最多包含有 9Mb的片上 RAM。這些 RAM采用 TriMatrix存儲(chǔ)結(jié)構(gòu)，包括三種大小的嵌入式存儲(chǔ)器塊，分別為： 512b的M512塊，4Kb的M4K塊和512Kb的M-RAM塊，每個(gè)都可以配置支持各種特性，如單端口 RAM，雙端口 RAM，F(xiàn)IFO等，為大存儲(chǔ)量應(yīng)用提供解決方案。

5 外部存儲(chǔ)器和外設(shè)接口 

    Stratix II系列 FPGA為外部存儲(chǔ)器的可靠數(shù)據(jù)傳送而進(jìn)行了優(yōu)化設(shè)計(jì)，支持最新的存儲(chǔ)接口訪問(wèn)片外存儲(chǔ)器。開發(fā)人員使用 Stratix II先進(jìn)的器件特性和可定制的 IP核，能夠快速和方便地將各種大容量存儲(chǔ)器件集成到復(fù)雜的系統(tǒng)設(shè)計(jì)中。Stratix II支持各種最新的存儲(chǔ)接口。Stratix II系列 FPGA片內(nèi)處理器與外設(shè)之間是通過(guò) Avalon交換式總線連接的。 Avalon交換式總線是 Altera開發(fā)的一種專用內(nèi)部連線技術(shù)，使用最少的邏輯資源來(lái)支持?jǐn)?shù)據(jù)總線的復(fù)用、地址譯碼、等待周期的產(chǎn)生、外設(shè)的地址對(duì)齊、中斷優(yōu)先級(jí)的指定等。外設(shè)接口可定制的 IP核有 USB、I2C、Ethernet、PCI等控制器，這些 IP核大多是由第三方提供的，可以免費(fèi)試用，也可支付部分費(fèi)用購(gòu)買。本系統(tǒng)采用的 USB2.0控制器和以太網(wǎng)接口控制器均由 Mentor公司提供。

6 時(shí)鐘管理電路 

    Stratix II系列 FPGA具有多達(dá) 48個(gè)高性能的低偏移全局時(shí)鐘，它可以用于高性能功能或全局控制信號(hào)；多達(dá) 12個(gè)可編程鎖相環(huán)（ PLL），具有完備的時(shí)鐘管理和頻率合成能力，包括時(shí)鐘切換、PLL重配置、擴(kuò)頻時(shí)鐘、頻率綜合、可編程相位偏移、可編程延遲偏移、外部反饋和可編程帶寬。Stratix II有兩類通用的 PLL：增強(qiáng)型 PLL和快速型 PLL。增強(qiáng)型 PLL功能豐富，支持外部反饋、擴(kuò)頻時(shí)鐘、可編程帶寬等；快速型 PLL針對(duì)高速差分 I/O接口進(jìn)行了優(yōu)化，具有動(dòng)態(tài)相位調(diào)整（ DPA）功能。這些高速時(shí)鐘網(wǎng)絡(luò)和豐富的 PLL結(jié)合起來(lái)，為系統(tǒng)在最小的時(shí)鐘偏移下工作提供有力的保證。 

7 SoPC的其他組成部分

    FPGA配置接口用于 SoPC的配置、編譯和在線調(diào)試； LCD顯示接口可以外接液晶顯示屏；報(bào)警信號(hào)是在檢測(cè)和識(shí)別出運(yùn)動(dòng)目標(biāo)時(shí)，發(fā)出的聲音或光電信號(hào)，可用于安防；標(biāo)準(zhǔn)I/O口則是預(yù)留的，用于日后的升級(jí)擴(kuò)展。