當前位置:首頁 > 嵌入式 > 嵌入式軟件
[導讀]基于SoPC的低應變反射波檢測系統(tǒng)

   摘  要:提出了一種基于核心處理單元為Altera NiosⅡ的SoPC的智能低應變反射波檢測系統(tǒng)。介紹了低應變反射波檢測法,探討了系統(tǒng)具體的軟硬件設計。系統(tǒng)的主要目的是使復雜電子系統(tǒng)可在單塊FPGA上實現(xiàn),該系統(tǒng)在基樁完整性檢測中具有廣闊的應用前景,并能通過適當改進,應用于其他工程檢測中。

  信息化、自動化、智能化、高集成度已經(jīng)成為當今工程技術領域的發(fā)展趨勢,并廣泛應用于各個領域??删幊唐舷到y(tǒng)(SoPC)技術將中央處理器、內存、I/O接口以及大型可編程數(shù)字邏輯單元融合到單塊FPGA芯片上,使得整個系統(tǒng)小型化、集成度高、靈活性強、功耗低且成本低廉。

  基樁的低應變完整性測試因其簡單易用及較低的成本,被廣泛用于分析和*價基樁的工程建造質量。大多數(shù)傳統(tǒng)的低應變樁身檢測儀器都采用獨立的單元:包括信號調制單元、模數(shù)轉換器、存儲器、微控制器及其外圍電路和PC104工控機。因此,其很難在功耗、成本及抗噪性上令人滿意。本文提出了一種基于以Altera NiosⅡ軟核處理器為核心單元的SoPC的智能低應變反射波檢測系統(tǒng)。該系統(tǒng)的硬件結構包括信號采集單元、存儲器模塊、電源模塊、LCD觸摸屏、USB/UART接口及SoPC模塊Altera  CycloneⅡ EP2C8。

  1 低應變反射波法簡介

  大多數(shù)的基樁缺陷檢測都是基于音波回音法,低應變反射波法也不例外。在該方法中,通過直徑4~5 cm的小錘敲擊基樁頂部得到震源。再利用基樁上的加速度計來捕獲記錄加速度的變化情況,進而計算得到速度時間曲線。其示意圖如圖1所示。


  圖1中橫坐標為速度,縱坐標為時間。該測試記錄能反映出震源波在樁內的運動情況。根據(jù)一維波理論,聲波信號的幅度是一個與基樁阻抗相關的函數(shù)。因此,基樁的長度及缺陷的位置便可由式(1)計算得到。


  2 系統(tǒng)組成與設計原理

  根據(jù)上述介紹,不難得知系統(tǒng)設計的關鍵便是獲取低應變反射波的波速及模數(shù)轉換器的采樣頻率。整個系統(tǒng)由加速度傳感器、信號采集單元、SoPC模塊、電源模塊及其他外設電路組成,如圖2。


  將加速度傳感器按照規(guī)范要求,安裝在樁頭磨好的位置,用黃油等介質進行耦合。用手持小錘進行敲擊后,進入檢測進程。首先由信號采集單元收集加速度傳感器的輸出信號,信號經(jīng)過與加速度傳感器輸出端并聯(lián)的電阻處理,由電流信號變?yōu)殡妷盒盘?,并通過濾波器處理濾掉高頻噪音后,經(jīng)模數(shù)轉換器捕獲超過閾值電壓的信號,并將轉換后的信號存儲到外部閃存中。最后由控制核心模塊讀取閃存中的數(shù)值并進行數(shù)據(jù)處理,將采集到的反射波形顯示到系統(tǒng)的觸摸顯示屏上。并可通過USB/UART接口,將這些數(shù)據(jù)傳輸給PC機。

  3 系統(tǒng)的硬件設計

  3.1 SoPC模塊設計

  基于Cyclone Ⅱ FPGA EP2C8的SoPC模塊是整個系統(tǒng)的核心。如圖3所示,NiosⅡ軟核處理器通過定義了主從設備之間接口與通信時序的Avalon交換式總線連接多個IP核。SoPC Builder也支持在設計中整合自定義的IP核。


  根據(jù)系統(tǒng)結構需求,IP核的設計如下:

  NiosⅡ/經(jīng)濟型軟核處理器:SoPC Builder中包含三種可選的軟核處理器。NiosⅡ/經(jīng)濟型軟核處理器具備最小的體積,完全能滿足本設計的應用需求。

  片上存儲器:EP2C8 FPGA提供165 888 bit的RAM內存,共計36個M4k的存儲塊。

  定時器模塊提供了系統(tǒng)所需的時鐘中斷。

  并行輸入輸出模塊(PIO)通過2 bit的二進制信號來控制濾波器的截止頻率,并負責檢測觸發(fā)信號。

  串行外設接口(SPI)作為從屬設備來與模數(shù)轉換器通信。

  通用異步收發(fā)器(UART)提供了人機交互接口。反射波數(shù)據(jù)經(jīng)過采集和調制后,可以通過USB-UART轉換芯片CP2102將其由SoPC模塊上傳至電腦做進一步的處理。這里,USB接口可被視作一個虛擬的通用異步收發(fā)器來訪問。

  LCD模塊用來控制分辨率為320×240的液晶觸摸屏,其參數(shù)可自行定制。

  EPCS、CFI和SDRAM控制器的作用是控制外圍擴展存儲器。EPCS控制器在系統(tǒng)啟動時從EPCS4(串行配置芯片)下載硬件配置文件到FPGA。CFI(通用閃存接口)控制器具備32 Mb的Avalon接口(S29AL032),SDRAM控制器同樣也具備64 Mb的Avalon接口,為訪問存儲器提供了便利。系統(tǒng)運行中,閃存存儲配置文件,而SDRAM存儲各類數(shù)據(jù)。

  所有的模塊將由用戶或SoPC Builder指派不同的地址。NiosⅡ處理器通過Avalon總線訪問這些模塊或外部設備。

  3.2 信號采集模塊

  選擇用于低應變反射波檢測系統(tǒng)的加速度傳感器,必須使其與小錘在敲擊后產(chǎn)生的反射波的頻率匹配。一般來說,用于基樁無損檢測的有效信號頻率為0~2 kHz,加速度傳感器LC0104T正好滿足這個條件,其敏感度為100 mV/g,量程為50 g,且頻率范圍達到9 kHz,安裝諧振點為27 kHz?;赟oPC的信號采集模塊信道噪聲低,精度高,如圖4。


  加速度傳感器的輸出端與20 kΩ的電阻并聯(lián),將電流信號轉換成毫伏級的電壓信號。在信號傳輸過程中,用二階有源巴特沃斯低通濾波器來優(yōu)化信號,并過濾掉高頻噪聲。NiosⅡ通過PIO可以控制4個可編程中斷的頻率,分別是500 Hz、1 kHz、2 kHz和4 kHz。

  AD7764是一種高性能、高速率、24位的Σ-Δ型A/D轉換器,融合了寬輸入帶寬、高速率的特性,312 kHz輸出數(shù)據(jù)速率時動態(tài)范圍為109 dB,并且與FPGA有著靈活的SPI接口(SCO、nFSO、SDO、SDI)。FPGA中50 MHz的外部時鐘信號可通過鎖相環(huán)分頻輸出20 MHz時鐘信號,以此驅動AD7764的MCLK,并使A/D轉換器的nRESET端口在每個MCLK時鐘周期中被置低,這樣,NiosⅡ就可以通過SPI從模塊讀取包括24位轉換數(shù)據(jù)的32位信號。

  為了記錄整個波形,低應變反射波的采樣流程如下:通過LCD觸摸屏發(fā)出采集信號指令,當觸發(fā)器偵測到通過濾波器的輸入信號的電壓達到閾值電壓時,便傳送給NiosⅡ處理器一個低電平到高電平的跳變信號,NiosⅡ處理器馬上記錄此閾值電壓信號的存儲地址。A/D轉換器開始捕獲1 024個采樣的輸入信號,NiosⅡ將24位轉換數(shù)據(jù)寫入外部閃存S29AL032中。最終,通過對加速度傳感器的數(shù)據(jù)處理,整個波形就可以用多個這樣的存儲地址中的數(shù)據(jù),通過式(3)復原。

  4 系統(tǒng)的軟件設計

  4.1 基于NiosⅡ IDE的軟件開發(fā)

  此開發(fā)環(huán)境可在進行軟件設計時,自動根據(jù)NiosⅡ處理器系統(tǒng)的需求生成開發(fā)向導,包括:硬件抽象層、可調節(jié)的實時操作系統(tǒng)和設備驅動[5],避免了手動設置帶來的不便,從而節(jié)省了時間,縮短了開發(fā)周期?;赟oPC平臺NiosⅡ處理器的軟件開發(fā)環(huán)境有了很大的發(fā)展,整個軟件系統(tǒng)由分別實現(xiàn)不同軟件功能的模塊組成,模塊包括:主程序模塊、中斷子程序、A/D轉換子程序、數(shù)據(jù)處理子程序、LCD顯示屏控制程序和觸摸子程序。圖5是整體軟件設計的流程。


  開始初始化后,對樁長等參數(shù)進行設置,然后通過觸摸屏中斷的方式選擇相應的中斷子程序。收到觸發(fā)信號并開始檢測后,信號采集模塊將加速度傳感器輸出的信號與閾值電壓進行比較,把有用的信號經(jīng)A/D轉換存儲到寄存器中。在采集信號存儲完后,通過觸摸屏選擇數(shù)據(jù)處理中斷子程序功能,開始對寄存器中的數(shù)據(jù)按第1部分中提到的算法進行處理,并將波形結果顯示在觸摸顯示屏上。并可由觸摸屏選擇USB接口中斷子程序,將所有數(shù)據(jù)上傳給PC機,做進一步的分析和計算。

  4.2 μClinux操作系統(tǒng)的移植

  將μClinux移植到SoPC模塊中,可以使系統(tǒng)表現(xiàn)出完好的實時性和穩(wěn)定性。μClinux操作系統(tǒng)可以和沒有內存管理單元(mmu)的NiosⅡ處理器兼容,并且可以下載到嵌入式硬件平臺中。

  首先,在Linux Developer Bash開發(fā)環(huán)境中配置和構建內核。建立映像文件和linux.flash,生成的linux.flash文件即為μClinux的內核映像。將linux.flash文件下載到SoPC模塊中,完成內核映像的加載。

  除了裝載內核,還要裝載根文件系統(tǒng)。μClinux使用romfs文件系統(tǒng),比一般的ext2文件系統(tǒng)需求空間更小。在宿主機Linux的target目錄為μClinux下的根目錄,用當前的腳本和工具將其轉換成映像文件romdisk.flash。然后根據(jù) userland/.config文件中相應變量的指示將應用程序二進制拷貝到target目錄中,將應用程序加載到文件系統(tǒng)中并更新romdisk.flash文件,最后下載romdisk.flash文件到SoPC模塊中。這樣,就可以將μClinux操作系統(tǒng)及應用程序成功地移植到SoPC模塊。


  本系統(tǒng)充分利用SoPC的高集成性和靈活性,將復雜的電子系統(tǒng)簡單化、小型化,不僅節(jié)約了開發(fā)成本也更適應綠色電子產(chǎn)品低功耗、耗材少的要求。

  經(jīng)實際測試,用本系統(tǒng)檢測一根樁長為5 m的基樁,數(shù)據(jù)采集和處理正常,能通過預設的軟件將結果顯示在觸摸屏上(如圖6所示)。并能成功地與PC機進行傳輸,將采集的波形送至PC機進行進一步的分析。測試表明系統(tǒng)具有方便易用、可裁剪性強、擴展方便等特點,具有廣泛的市場前景。

 

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉