基于FPGA的電子設(shè)計競賽電路板的設(shè)計

引言

　　全國大學生電子設(shè)計競賽至今已成功舉辦了八屆， 參賽人數(shù)越來越多， 競賽規(guī)模越來越大。大學生電子競賽在培養(yǎng)學生創(chuàng)新能力、促進高校學風建設(shè)及電子信息學科教學改革等方面起到了引導(dǎo)和推進作用。

　　大學生電子競賽題目以模擬電子、數(shù)字電子、可編程邏輯器件及單片機技術(shù)為核心， 涉及電子儀器儀表、通信、高頻無線電、自動控制等多學科內(nèi)容。2007 年電子設(shè)計競賽組委會專家指出： 電子設(shè)計競賽的發(fā)展趨勢將以模電、數(shù)電、FP2GA 為重點。因此， 對于參賽隊員來說要獲得較好的成績， 選擇合適的題目并進行培訓(xùn)至關(guān)重要。筆者針對以FPGA 為核心的競賽題目特點及競賽元器件要求， 設(shè)計制作了競賽電路板， 組成框圖如圖1 所示。

圖1 電子競賽電路板組成框圖

　　本設(shè)計主要包括3 個部分： 單片機擴展電路、FPGA 核心電路、高速A/ D 和D/ A 轉(zhuǎn)換電路。其中單片機擴展電路主要包括振蕩電路、液晶顯示模塊接口、按鍵、復(fù)位電路等，這部分既可以進行基本的單片機實驗， 還可以為FPGA 核心電路提供控制信號及利用FPGA 的資源等； FPGA 核心電路部分主要由電源、J TAG 下載、AS 下載、輸入輸出電路等組成； 高速A/ D 和D/ A 轉(zhuǎn)換電路具有一路模擬信號輸入、兩路模擬信號輸出。設(shè)計將3 部分有機地結(jié)合在一起， 組成了一個實驗系統(tǒng)， 它既能夠完成等精度頻率計、DDS 信號發(fā)生器、數(shù)字示波器等競賽題目的設(shè)計， 又可以用于賽前培訓(xùn)。

　　1 電路設(shè)計

　　1. 1 FPGA 核心電路板。

　　1. 1. 1 FPGA 芯片選擇

　　FPGA是英文Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在PAL, GAL, EPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的， 既解決了定制電路的不足， 又克服了原有可編程器件門電路數(shù)量有限的缺點。

　　經(jīng)過分析近幾屆電子設(shè)計競賽中的題目， 發(fā)現(xiàn)設(shè)計題目對FPGA 的功能要求不是太高， 一般常用的FPGA 都能滿足設(shè)計要求。通過比較， 知道Alter a 公司的Cyclone 系列FPGA具有低成本的特點， 而且平衡了邏輯、存儲器、鎖相環(huán)和高級I/ O 接口。所以Cyclone 系列FPGA 是設(shè)計的最佳選擇。

　　Altera 公司Cyclone 系列中的EP1C3, EP1C6, EP1C12完全能夠滿足設(shè)計題目要求， 所以可以從這幾種芯片里選擇FPGA.綜合比較選擇了EP1C6 系列的芯片， 這個系列中的EP1C6T 144C8 完全能夠滿足電子大賽的要求。而且EP1C6T 144C8 也支持SOPC （ System On Pr ogrammingChip） , 可以實現(xiàn)嵌入式的軟CPU（ 如NIOSII 等） , 為嵌入式電子設(shè)計提供了又一種選擇。所以在此選擇EP1C6T144C8作為此設(shè)計的FPGA 芯片。EP1C6T144C8 內(nèi)部具有5 980個邏輯單元（ LE） 、20 個M4K RAM 塊、92 160 位嵌入式RAM、2 個鎖相環(huán)、96 個I/ O 口， 支持AS、JTAG 下載， 采用TQFP144 封裝形式。

　　1. 1. 2 FPGA 電路板設(shè)計

　　EP1C6T144C8 是144 腳的FPGA 芯片， 引腳分類及功能如下：

　　（ 1） 電源引腳。使用3. 3 V 電壓作為供電電源， 可以為滿足各種數(shù)據(jù)傳輸標準的輸出緩存器的提供電源， 也可以為滿足LVT TL, LVCMOS, 各種PCI 接口標準的輸入緩存器提供電源。

　　（ 2） 內(nèi)部邏輯門的電源引腳。使用11 5 V 電壓作為供電電源， 可以為滿足LVDS, SSTL2, SST L3 接口標準的輸入緩存器提供電源。

　?。?3） 鎖相環(huán)的電源引腳。鎖相環(huán)的電源無論是否使用，必須將此引腳連接到11 5 V 供電電源。

　?。?4） 配置引腳。包括為JTAG 邊界掃描測試配置接口和AS 主動串行配置接口。

　?。?5） 用戶I/ O 口引腳。FPGA 芯片的用戶I/ O 引腳為96個， 通過雙排插座引出。這些接口分為3 類： 與單片機的接口、擴展接口、與A/ D 轉(zhuǎn)換器及D/ A 轉(zhuǎn)換器的接口。

　?。?6） 時鐘引腳。采用50 MH z 有源晶振， 輸出時鐘信號經(jīng)低阻值電阻緩沖后接CLK0, 即FPGA 的管腳16.

1. 2 單片機擴展接口電路設(shè)計[!--empirenews.page--]1. 2. 1 單片機

　　80C51 系列單片機作為8 位單片機事實上的工業(yè)標準，世界上眾多電氣公司都生產(chǎn)其系列產(chǎn)品， 有廣泛的選擇及應(yīng)用基礎(chǔ)。如ATMEL 公司的AT 89C5X, AT89S5X, NXP 公司的P89C5X, P89V5X 等。本設(shè)計選擇了NXP 公司的P89V51RD2 單片機， 該單片機片內(nèi)具有64 K 字節(jié)的可反復(fù)擦寫的可在線下載編程的（ ISP） FLASH 程序存儲器和256字節(jié)的RAM、1 K 字節(jié)的擴展RAM、32 個I/ O 口、3 個可編程定時計數(shù)器、一個串行口、一個SPI 接口等功能。

　　1. 2. 2 液晶顯示模塊

　　采用128*64 具有中文漢字庫的圖形點陣液晶顯示模塊， 內(nèi)含8192 個16*16 點中文字型和128 個16*8 半寬的字母符號字型； 另外繪圖顯示畫面提供一個64*256 點的繪圖區(qū)域GDRAM; 而且內(nèi)含CGRAM 提供4 組軟件可編程的16*16 點陣造字功能。電源操作范圍寬（ 21 7 V to 51 5 V） ,低功耗設(shè)計可滿足產(chǎn)品的省電要求； 同時與單片機等微控器的接口界面靈活（ 3 種模式： 并行8 位/ 4 位， 串行3 線/ 2 線） .

　　中文液晶顯示模塊可實現(xiàn)漢字、ASCII 碼、點陣圖形的同屏顯示， 廣泛用于各種儀器儀表、家用電器和信息產(chǎn)品上，并作為顯示器件。中文液晶顯示模塊具有上/ 下/ 左/ 右移動當前顯示屏幕及清除屏幕的命令， 具有光標顯示/ 閃爍控制命令及關(guān)閉顯示命令。預(yù)留多種控制線（ 復(fù)位/ 串并選擇/ 亮度調(diào)整） 供用戶靈活使用。

　　1. 2. 3 鍵盤

　　擴充16 個按鍵組成4*4 矩陣形式與單片機的P1 口相連。

　　1. 2. 4 與FPGA 接口

　　單片機的P0 口， P2 口， RD, WR, ALE 分別經(jīng)100 8 電阻與FPGA 預(yù)留I/ O 口相連。

　　1. 2. 5 RS232 接口

　　擴充MAX232 串口芯片， 擴展串行口， 可以實現(xiàn)單片機與PC 機的串行通信、在線下載程序。

　　1. 3 高速模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器電路

　　1. 3. 1 高速模數(shù)轉(zhuǎn)換器

　　由于FPGA 為高速器件， 為實現(xiàn)速度匹配， 本設(shè)計采用高速A/ D 轉(zhuǎn)換器TLC5510.它是由美國T I 公司生產(chǎn)的新型模數(shù)轉(zhuǎn)換器件（ ADC） , 是一種采用CMOS 工藝制造的8位高阻抗并行A/ D 轉(zhuǎn)換芯片， 能提供的最高采樣率為20MSPS.由于TLC5510 采用了半閃速結(jié)構(gòu)及CMOS 工藝， 因而大大減少了器件中比較器的數(shù)量， 而且在高速轉(zhuǎn)換的同時能夠保持較低的功耗。在推薦工作條件下， T LC5510 的功耗僅為130 mW.由于TLC5510 不僅具有高速的A/ D 轉(zhuǎn)換功能， 而且還帶有內(nèi)部采樣保持電路， 從而大大簡化了外圍電路的設(shè)計。同時， 由于其內(nèi)部帶有標準分壓電阻， 因而可以從+ 5 V 的電源獲得2 V 滿刻度的基準電壓。TLC5510 可應(yīng)用于數(shù)字T V、醫(yī)學圖像、視頻會議、高速數(shù)據(jù)轉(zhuǎn)換以及QAM 解調(diào)器等方面。T LC5510為24 引腳、SO、PSOP 表貼封裝形式。

　　1. 3. 2 高速數(shù)模轉(zhuǎn)換器

　　高速D/ A 轉(zhuǎn)換器選用了TI 公司生產(chǎn)的TH S5651A, 該芯片是經(jīng)特別優(yōu)化的用于有線和無線數(shù)據(jù)傳輸?shù)?0 位數(shù)模轉(zhuǎn)換器。該芯片的制造采用了先進的高速混合信號CMOS工藝， 轉(zhuǎn)換速率達125 MSPS.片上具有11 2 V 參考電壓、D/ A轉(zhuǎn)換輸出為電流型， 電流范圍為2 mA- 20 mA.功耗是5 V 工作時為175 mW, 工作在SLEEP 模式時為25 mW、封裝為282引腳SOIC或TSSOP 封裝。

　　1. 3. 3 高速運算放大器

　　為了與高速A/ D、D/ A 轉(zhuǎn)換器速度相匹配， 電路設(shè)計中還使用了美國TI 公司生產(chǎn)的TH S4001 高速電壓負反饋運算放大器。其帶寬可達270 MHz、轉(zhuǎn)換速率達400 V/Ls, 能很好地實現(xiàn)系統(tǒng)的放大緩沖功能， 以滿足系統(tǒng)性能指標要求。

　　2 結(jié)語

　　本設(shè)計的電子競賽電路板采用了MCU + FPGA 結(jié)構(gòu)，單片機負責數(shù)據(jù)處理、控制顯示等工作； FPGA 負責高速數(shù)據(jù)采集、數(shù)模轉(zhuǎn)換工作。同時， FPGA 還可以為單片機提供存儲器及I/ O 口等資源。在PCB 設(shè)計時， 特別要注意采取抗干擾措施， 如在電路中要適當配置去藕電容、數(shù)字地與模擬地分離， 最后在一點接于電源地等。本設(shè)計在地線的設(shè)計方面， 使用了屏蔽地、數(shù)字地和模擬地， 它們分別與電源地相連， 做到了數(shù)字電流不流經(jīng)模擬器件， 高速電流不流經(jīng)低速器件。本文涉及的電路通過調(diào)試， 各個模塊可以達到預(yù)期的功能， 該電路板可以用于電子設(shè)計競賽和一些電子產(chǎn)品的開發(fā)。