ARM系統(tǒng)中DMA方式在數(shù)據(jù)采集中的應用

1  引言
    ARM作為一種16/32位高性能、低成本、低功耗的嵌入式RISC微處理器。普遍應用于工業(yè)控制、消費類電子產(chǎn)品、通信系統(tǒng)、無線系統(tǒng)等產(chǎn)品。大多數(shù)ARM微控制器都集成了DMA控制器。且直接內(nèi)存存取(DMA)作為一種獨立于CPU的后臺批量數(shù)據(jù)傳輸技術，以其快速、高效的特點在數(shù)據(jù)采集領域得到了廣泛的應用。本文以三星公司的S3C2410為例，介紹了其內(nèi)部DMA控制器的特點和使用方法.以S3C2410和FPGA為核心結合DMA技術設計了CCD相機采集系統(tǒng)，并且給出Linux操作系統(tǒng)下DMA設備驅(qū)動程序的設計方法。

2 DMA工作過程簡介
    S3C2410是基于ARM920T內(nèi)核的RISC微處理器.主頻可達203 MHz，適用于信息家電、手持設備、移動終端等領域。S3C2410可提供4個DMA通道.用于系統(tǒng)總線內(nèi)部或與外圍總線之間的數(shù)據(jù)交換。現(xiàn)以外部DMA請求為例簡要介紹DMA的工作過程。圖1所示為DMA基本工作時序。
 
圖1 DMA基本工作時序圖
    當需要進行DMA操作時，外部DMA請求引腳XnXDREQ置為低電平。此時DMA控制器向CPU發(fā)出占用總線的請求，當總線請求成功后，XnXDACK引腳變?yōu)榈碗娖?，表示CPU已經(jīng)將總線使用權交給DMA控制器，可以進行數(shù)據(jù)傳輸。當數(shù)據(jù)傳輸完成后應答信號XnXDACK置為高電平，通知CPU完成一次DMA操作。
    S3C2410提供了3種不同的DMA操作模式，分別是單服務命令模式、單服務握手模式和全服務握手模式。在利用DMA進行數(shù)據(jù)傳輸前必須對其相關寄存器進行設置。主要有：源地址寄存器、目的地址寄存器和各自的控制寄存器，以及配置DMA模式的控制寄存器等。

3 采集系統(tǒng)硬件設計
    根據(jù)DMA的特點，設計了基于ARM和FPGA的CCD相機采集系統(tǒng)。系統(tǒng)結構如圖2所示。
 
    FPGA選用Altera公司的Cyclone系列器件EP1C6T144C8，可為CCD相機提供工作所需的驅(qū)動時序.同時接收經(jīng)模數(shù)轉換的CCD輸出圖像數(shù)據(jù)。S3C2410通過DMA方式從FPGA內(nèi)部采集數(shù)據(jù)，通過數(shù)據(jù)線、DMA信號線、片選信號和輸出時鐘線與FPGA相連。[!--empirenews.page--]
    這里主要介紹DMA方式的數(shù)據(jù)采集，F(xiàn)PGA內(nèi)部的CCD驅(qū)動邏輯暫不介紹。FPGA與ARM的接口邏輯電路如圖3所示。
 
    FPGA內(nèi)部采用異步FIFO解決CCD輸出數(shù)據(jù)頻率和S3C2410采集頻率不匹配的問題，寫時鐘由CCD輸出位同步信號提供，讀時鐘由S3C2410的時鐘輸出引腳CLKOUT0提供。CLKOUT0根據(jù)ARM內(nèi)部寄存器的設置可以輸出不同的時鐘頻率。FIFO輸出數(shù)據(jù)經(jīng)過以nGCS4為選通信號的BUFFER后接到ARM的數(shù)據(jù)總線上。nGCS4是S3C2410存儲空間中BNAK4的片選信號，當S3C2410對地址范圍
0x20000000~0x28000000的存儲空間進行讀寫操作時，BANK4為低電平，其余時間均為高電平.用它作為BUFFER的選通信號能有效地避免數(shù)據(jù)總線的污染。
    FIFO的寫請求信號由S3C2410與FIFO的滿狀態(tài)共同控制。當ARM發(fā)出START信號并且FIFO未滿時，寫請求信號為高電平。FIFO在寫時鐘的控制下寫入數(shù)據(jù)。當START信號撤銷或者FIFO滿時，寫請求信號變?yōu)榈碗娖?，停止寫操作?br />    FIFO的讀操作與ARM的DMA操作配合進行。系統(tǒng)采用單服務命令模式的DMA操作，每次傳輸一個字節(jié)數(shù)據(jù)位。當DREQ0信號變?yōu)榈碗娖綍rDMA操作開始，每次傳輸一個字節(jié)后產(chǎn)生一個DACK0應答信號，而且只要DREQ0為低電平DMA操作就繼續(xù)進行，直到DMA控制寄存器中的計數(shù)器為0.產(chǎn)生DMA中斷。根據(jù)上述時序特點，將FIFO的空信號作為DMA的請求信號DREQ0.當CCD輸出的數(shù)據(jù)寫入FIFO中時，空信號跳變?yōu)榈碗娖絾覦MA操作，同時以DACK0信號作為FIFO的讀請求。每一次DMA傳輸完成后應答信號使FIFO的讀指針移動一位，以實現(xiàn)數(shù)據(jù)的快速準確采集。

4 Linux下的驅(qū)動程序設計
    系統(tǒng)采用ARM+嵌入式Linux的構架，Linux版本為2.4.18，采集系統(tǒng)必須和高效靈活的接口驅(qū)動程序相結合才能在操作系統(tǒng)下正常工作。
4.1 驅(qū)動程序的基本概念
    設備驅(qū)動程序是操作系統(tǒng)內(nèi)核和硬件之間的接口，它屬于內(nèi)核一部分，主要功能如下：
    (1)對設備初始化或釋放;
    (2)把數(shù)據(jù)從內(nèi)核傳送至硬件。從硬件讀取數(shù)據(jù)：
    (3)讀取應用程序傳送給設備的數(shù)據(jù)，回送應用程序請求的數(shù)據(jù)：
    (4)監(jiān)測和處理設備出現(xiàn)的異常。
    設備驅(qū)動程序為應用程序屏蔽了硬件的細節(jié)，在應用程序中，硬件設備只是一個設備文件，可以像操作普通文件一樣對硬件設備進行操作。

4.2 修改代碼
    嵌入式Linux在arch/arm/mach-s3c2410目錄下的dma.c文件中定義了一些與DMA操作相關的通用函數(shù)，主要有：申請DMA通道函數(shù)s3c2410_re，quest_dma()、申請DMA中斷函數(shù)request_irq()、加入DMA隊列函數(shù)s3c2410_dma_queue_buffer()、進行DMA操作函數(shù)process_dma()以及中斷處理程序dma_irq_handler()等。在進行特定接口操作時，必須對其進行適當?shù)男薷?。根?jù)接口設置修改如下內(nèi)容：
    增加外部DMA操作的寄存器設置：
    #define XDREQ0_CTL(DEMAND_MODE | SYNC_HCLK | INT_MODE | TSZ_UNIT
  | SINGLE_SERVICE | HWSRC(CH0_nXDREQ0)  | DMA_SRC_HW | CLR_ATRELOAD | DSZ(DSZ_BYTE)| TX_CNT(0));
//設置DMA為單服務命令模式，8位數(shù)據(jù)總線、允許中斷且通過DREQ0硬件觸發(fā)DMA操作[!--empirenews.page--]
  #define XDREQ0_RD_SRC 0x22000000
  #define XDREQ0_RD_SRC_CTL  BUF_ON_MEM_FIX
//設置DMA操作的源地址為系統(tǒng)總線上的0x22000000且地址固定
  #define XDREQO_RD_DST_CTL  BUF_ON_MEM   
//設置DMA操作的目的地址在系統(tǒng)總線且地址逐次加1
    通過DMA讀取FPGA數(shù)據(jù)時必須由操作系統(tǒng)在內(nèi)存中開辟一個空間做為DMA操作的目的地址。操作系統(tǒng)開辟的內(nèi)存位于虛擬空間.而DMA操作的目的地址必須為物理地址，所以必須進行虛擬地址到物理地址的轉換。因此在process_dma()中增加如下代碼設置DMA的目的地址寄存器：
    regs->DIDST=virt_to_bus(buf->dma_start)
    virt_to_bus()是操作系統(tǒng)提供的虛擬地址到物理地址的轉換函數(shù)，buf->dma_start是系統(tǒng)開辟的虛擬地址空間的首地址。
    另外由接口原理圖可知，S3C2410須向FPGA發(fā)送START信號啟動FIFO的讀寫和DMA操作。所以系統(tǒng)定義GPB3作為START信號，定義如下：
  #define START(GPIO_MODE_OUT | GPIO_PULLUP_DIS | GPIO_B3);
    同時在process_dma()函數(shù)中增加如下代碼啟動DMA操作：
    write_gpio_bit(START,1);
    START引腳置為高電平后立即啟動FIFO的寫操作，同時也就啟動了DMA操作進行數(shù)據(jù)傳輸，當DMA計數(shù)器減為0后發(fā)生DMA中斷，并且在中斷處理程序中將START位置0停止FIFO的寫操作。

4.3 接口驅(qū)動的關鍵代碼
    利用系統(tǒng)提供的DMA操作函數(shù)，接口驅(qū)動的設計就顯得比較容易。接口驅(qū)動屬于字符設備驅(qū)動.重點在初始化和read函數(shù)部分。
    初始化函數(shù)中完成DMA引腳定義、BANK4總線設置、申請DMA通道以及注冊字符設備等。read函數(shù)是接口驅(qū)動的核心。應用程序正是通過調(diào)用read函數(shù)來讀取數(shù)據(jù)。其核心代碼如下：
    fpga_buf_t *b=&fpga_buf;
    dma_addr_t *buf;
    b->size=count;
    buf=kmalloc(b->size,GFP_DMA);
    s3c2410 dma_queue_buffer(b->dma_ch,(void*)b,buf,b->size,DMA_BUF_RD);
    if(copy_to_user(buff,buf,b->size))
    return -EFAULT;
    kfree(buf);
    return b->size;
    系統(tǒng)調(diào)用read函數(shù)時首先通過kmalloc分配一段虛擬內(nèi)存空間，并將其指針和DMA通道、傳輸字節(jié)數(shù)一起通過s3c2410_dma_queue_buffer()加入DMA隊列.在隊列函數(shù)中調(diào)用process_dma()函數(shù)將
虛擬地址轉換為物理地址并且啟動DMA操作。DMA操作完成后退出隊列并調(diào)用copy_to_user()將采集到的數(shù)據(jù)由內(nèi)核空間拷貝到用戶空間進行后續(xù)操作。

5 測試結果
    圖4為邏輯分析儀測得的數(shù)據(jù)采集時序圖，A1表示FIFO中寫入的數(shù)據(jù)數(shù)量;A2表示ARM采集到的數(shù)據(jù);A3(0)表示讀時鐘CLKOUTO，頻率為101.5 MHz;A3(1)表示片選信號nGCS4;A3(2)為DMA應答信號DACKO，即FIFO的讀請求信號;A3(3)表示FIFO的空信號，即DMA的請求信號DREQO;A3(4)表示FIFO的復位信號，高電平復位，低電平開始工作;A3(5)表示FIFO的寫時鐘，頻率為5 MHz;A3(6)表示寫請求;A3(7)表示FIFO滿信號。
    由測試結果可以看出.DMA操作完全符合時序要求.一次數(shù)據(jù)采集所需時間約為220 ns，系統(tǒng)工作穩(wěn)定正常。

6 結束語
    本文討論了S3C2410微控制器的DMA通道在數(shù)據(jù)采集中的應用，并通過與FPGA相配合設計了基于DMA方式的數(shù)據(jù)采集系統(tǒng)，同時給出了Linux下設備驅(qū)動程序的設計思路。文章所設計的數(shù)據(jù)采集接口具有很強的通用性，可以廣泛用于各種信號量的采集。