從TDP到Smarter System，賽靈思加速轉(zhuǎn)型方案供應商

現(xiàn)在，幾乎所有大廠都表示自己要轉(zhuǎn)型為方案供應商，這種方案供應商一方面是提供軟硬件配套服務，另外一方面則是面向重點市場，推出ASIC、ASSP以及套片解決方案。

這種轉(zhuǎn)型，一方面是由于客戶推動的，另外一方面，也是行業(yè)技術(shù)發(fā)展到新階段的自然演變。賽靈思公司CEO Moshe就認為，“隨著技術(shù)的進步，F(xiàn)PGA已不再是傳統(tǒng)的膠合邏輯，現(xiàn)在器件內(nèi)部集成了包括邏輯算法、軟件、嵌入式處理、模擬混合信號、I/O以及協(xié)議等等。”正因為如此，像ASIC及ASSP廠商一樣，賽靈思也提出了成為系統(tǒng)供應商的口號。

不過，F(xiàn)PGA和ASIC還是有不一樣的地方，F(xiàn)PGA設計更靈活，當然售價也更高。因此，F(xiàn)PGA所面對的市場也要比傳統(tǒng)ASIC廠商看得更遠一些。所以，賽靈思成為了率先提出Smarter System一詞的芯片廠商。

從目標設計平臺說開

這并不是賽靈思第一次提出業(yè)界領先的口號，記得在2009年時，Moshe就曾提出過目標設計平臺(TDP)這一概念。起初，大家并不太了解目標設計平臺，更不知道為什么一家芯片廠為何提出這么一個好像“無厘頭”的詞語。但隨著時間的推移，大家似乎也逐步了解了這一詞匯。

賽靈思的目標設計平臺實際上是按照不同的系統(tǒng)應用，所提供的不同的開發(fā)板、開發(fā)環(huán)境、IP核、參考設計和FPGA子卡，使設計人員可以立即針對自己的應用環(huán)境，選擇相應的開發(fā)組合。

筆者認為，從提出TDP開始，標志著賽靈思已經(jīng)轉(zhuǎn)型成以客戶為導向的公司。而此次提出的Smarter System，包括smarter networks, smarter data centers, smarter vision, smarter factories, smarter energy等，Moshe表示，“這主要是由于我們的客戶現(xiàn)在要構(gòu)建的，是Smarter的系統(tǒng)。”

如何理解Smarter呢?賽靈思亞太區(qū)銷售與市場副總裁楊飛以Smarter Networks為例，為大家介紹了Smarter的內(nèi)涵。

向Smarter網(wǎng)絡擴展

“今天的網(wǎng)絡和城市里塞車的情況有點類似。”楊飛表示，“這就需要我們用更加智能，也就是Smarter的網(wǎng)絡來解決無論是有線或無線，以及移動寬帶到網(wǎng)絡里面等等需求所造成的網(wǎng)絡帶寬的需求。網(wǎng)絡可以靈活的根據(jù)業(yè)務的需求去組織，是未來的一個發(fā)展方向。”

賽靈思的官方在一篇參考文獻中給出了個形象的比喻：“試想有一個硅谷上班族需要每天從加州的利弗莫爾駕車到圣何塞，然后駛回。中途要跨越一個小山脈(大菠蘿山脈)。跨越這個山脈有兩條路可供選擇：580號州際公路和84號加州州立高速。正常情況下州際公路要快一些，但在上班高峰時段往往會出現(xiàn)堵車，行駛緩慢。一旦發(fā)生交通事故，580號州際公路就還會封路。在這種情況下，84號高速路就是更好的選擇。翻過山脈后，又有兩條到圣何塞公路可供選擇：680號州際公路和880號州際公路。

由于日間有大量交通流量通過州際580號、680號和880號，故它們往往出現(xiàn)嚴重擁塞。大多數(shù)駕駛員期望能夠提高這些道路的通行能力。最“死板”的方法是增加行車道數(shù)量，這種方法過去未曾嘗試過。但是舊金山灣區(qū)(San Francisco Bay Area)，的土地價格昂貴，交通流量會隨著通行能力的增大而增加。這對通信網(wǎng)絡來說也是如此。一旦新容量被占用，又會出現(xiàn)網(wǎng)速緩慢。

增加道路通行能力有“Smarter”的方法。其一就是掌握交通狀況，并采取應對措施。另一種智能交通管理的方法則是使用測速燈，限制速度相對較慢的車流進入高速車流，從而最大限度地減輕速度較慢車流造成的不利影響。第三種方法是利用實時交通信息。

系統(tǒng)設計人員正開始著眼類似的方法以提升通信網(wǎng)絡系統(tǒng)的容量。固定路由系統(tǒng)正逐漸被軟件定義網(wǎng)絡(SDN)所取代。SDN能夠在環(huán)境感知算法的基礎上，智能地管理網(wǎng)絡流量。這些算法除了考慮每一級可供網(wǎng)絡使用的資源，還會考慮流量的優(yōu)先級和服務水平協(xié)議(SLA)要求。無線領域此類“更智能化”網(wǎng)絡設備的例子包括基于云的RAN(CRAN)和具備集中化基帶處理功能的分布式天線。”

為什么要把網(wǎng)絡的智能性進一步提高呢?楊飛表示：“其中一個重要的理由，就是我們的客戶的客戶需求的變化，他們要考慮降低運營成本，同時需要將整個業(yè)務智能化。所以，我們會配合好我們的客戶來完成升級改造。”

ALL Programmable與SmartCORE IP

去年，賽靈思在推出Vivado設計套件同時，提出了ALL Programmable概念。賽靈思公司亞太區(qū)銷售總監(jiān)林世兆曾說過，“FPGA的應用從可編程邏輯集成正式進入可編程系統(tǒng)集成。這是賽靈思面向一個嶄新的半導體時代而提出的創(chuàng)造性的概念，也是公司將全力以赴推進的產(chǎn)品和技術(shù)發(fā)展方向， 致力于讓客戶用更少的芯片打造更好的系統(tǒng)，而且速度更快。”

現(xiàn)在，為了配合軟硬件可編程技術(shù)，同時也為了配合Smarter System，賽靈思特別打造了SmartCORE IP，這并不是賽靈思專門為某個市場推出的單一IP產(chǎn)品，而是賽靈思過去幾年IP的積累，包括自主研發(fā)，同時也包括收購其他公司以獲取相應領域的knowhow。據(jù)悉，賽靈思已經(jīng)在芯片產(chǎn)品、IP開發(fā)和收購方面斥資逾10億美元。

賽靈思SmartCORE IP

楊飛以無線通信應用舉例，“我們?nèi)ツ昴甑资召徫⒉↖P供應商Modelware，可以提供從BST到回程的無線算法專業(yè)能力，賽靈思通過微波來做回傳，但是需要的帶寬很高，所以我們需要提前準備好相關的IP及方案。”

[!--empirenews.page--]

此外，賽靈思兩年前收購了專門解決光數(shù)據(jù)包和傳輸解決方案的Omiino，Nx100G+包處理的modelware，收發(fā)器廠商SARANCE，Linux操作系統(tǒng)供應商Petalogix。

當然，賽靈思的這些收購，并不意味著完全限制其他第三方合作伙伴，“我們愿意并且需要對整個IP技術(shù)加深了解，有利于我們制訂下一代的產(chǎn)品及解決方案，給客戶更多的選擇。”楊飛表示。

“首先28nm器件的性能指標、規(guī)格程度到了臨界點，我們認為真的能做系統(tǒng)級集成了。通過多年的投資、積累和收購之后，我們認為可以覆蓋的層面是比較多的，我們所投入IP的成果達到了一個程度，我們可以來促成智能網(wǎng)絡的發(fā)展。最近如果大家跟運營商和設備商有接觸，可以了解到他們的確不斷有架構(gòu)上變革的需求，以滿足整個業(yè)務的變化，我們提供的IP通過多年的積累和最近兩年的投資之后，已經(jīng)有了更豐富的儲備，我們從網(wǎng)絡宏觀的角度來考慮投資最優(yōu)先做哪一些，還有哪一些不去做，我們通過這樣的思考來做這樣的投入，所以我們就認為我們有這樣的結(jié)果。是有足夠的IP去滿足更智能Smarter網(wǎng)絡的需求。不是說只把老的東西重新打包，而是通過更多的投入和優(yōu)先的篩選之后變成一個組合提供給客戶。”楊飛說道。

給客戶多一種選擇

大概從65nm時代，F(xiàn)PGA廠商就提出了要替換ASIC的口號，那么時至今日，二者之爭如何了呢?

“我認為我們現(xiàn)在取代ASIC的步伐比過去要快得多，因為這些芯片的功能是上兩代產(chǎn)品所不具備的。此外，ASIC領域往往都有EDA產(chǎn)業(yè)的支持，而現(xiàn)在我們擁有了Vivado開發(fā)環(huán)境，可以為開發(fā)者提供類似ASIC的用戶體驗，設計類似于ASIC的性能水平及效率的FPGA產(chǎn)品。以及，我們開發(fā)了SmartCORE IP，可以使我們搶占更多的ASSP市場?，F(xiàn)在，除非有巨大的需求，ASIC和ASSP的工藝節(jié)點已落后于FPGA。綜上所述，我們的產(chǎn)品已開始取代ASIC及ASSP市場，并且取代ASSP市場的速度要大于取代ASIC。”CEO Moshe表示。

此外，賽靈思公司戰(zhàn)略營銷和業(yè)務規(guī)劃總監(jiān)Steve Leivson最近發(fā)表博客，稱越來越多的整機商選擇Zynq作為其主處理器。比如安捷倫近期宣布在其新一代Fusion HPLC(高效液相色譜)儀表系列中采用賽靈思Zynq-7000平臺，新系列產(chǎn)品將取代公司現(xiàn)有的1200系列HPLC。

而關于Agilent的這一轉(zhuǎn)變，Steve Leivson有特別多要說的，他寫道：“針對安捷倫的新一代HPLC儀表模塊，F(xiàn)usion設計團隊將新設計集成到同一芯片上：也就是帶有雙處理器的賽靈思Zynq-7000系列的一款產(chǎn)品。設計團隊對當前HPLC儀表系列固件和VHDL硬件設計的大部分均實現(xiàn)了再利用。起初，新設計只使用Zynq All Programmable Soc的一個片上ARM處理器，不過Fusion設計團隊認為Zynq-7000 SoC上的第二個ARM處理器的更多處理資源也能發(fā)揮很大作用。因為種種原因，這種單芯片技術(shù)的軟/硬件可重編程功能的結(jié)合為安捷倫設計團隊帶來了巨大競爭優(yōu)勢，ARM網(wǎng)站博客介紹了具體情況。雖然安捷倫這個例子講的是分析儀表應用領域，但同樣的情況也適用于日常大多數(shù)市場。特別是在通信、網(wǎng)絡和數(shù)據(jù)中心市場上這種情況尤為明顯。隨著通信速率的提升，上述市場不斷需要最先進的芯片生產(chǎn)工藝，從而實現(xiàn)所需的性能。但是，設計成本快速提升，細分市場越來越小而且快速增加，這些壓力同樣存在，再加上快速變化的標準也是市場的基本現(xiàn)象，因此ASIC和ASSP解決方案在經(jīng)濟上越來越?jīng)]有吸引力了。軟硬件All Programmable解決方案則越來越具吸引力。”

當然，ASIC數(shù)量減少，還有一個原因，就是ASIC本身的技術(shù)進步，使多個ASIC、處理器以及其他器件進一步集成至SoC。

那么ASSP們目前的境況怎么樣呢?以楊飛給出的數(shù)據(jù)來看，“很不好。”

“十年前、二十年前的時候，在通信領域里設備商眾多，半導體ASIC及ASSP供應商也比較多，不過隨著設備商的不斷整合，半導體廠商也減少到不足20家。”楊飛分析道，“首要原因是設備商的集中整合，造成了商用套片公司客戶群的縮窄。而且不光是客戶群的縮窄，廠商本身設計挑戰(zhàn)也在不斷提高著，盡管28nm工藝節(jié)點已完全成熟，但開發(fā)一個器件的成本仍超過千萬美元。所以如果一旦有設備商棄用宣布不用它的產(chǎn)品，馬上由不虧損變成虧損。這個行業(yè)現(xiàn)在就是這么極端的一個地步。”

ASSP廠商窘?jīng)r

“現(xiàn)在并不是我們說要取代ASSP及ASIC，更多時候是客戶要求我們提供可以與ASSP相媲美的產(chǎn)品。”楊飛表示，“首先來說，客戶不愿意大家所使用的產(chǎn)品毫無差異化，比如我是一家設備商，同芯片公司合作設計生產(chǎn)出一個套片，半年后，因為商業(yè)模式的問題，這個套片最終還是會賣給我的競爭對手，等于我的對手可以用我的設想來同我競爭。另外，客戶需要的是穩(wěn)定的供應周期，因此對于部分ASSP未來的不確定性，客戶也會考慮FPGA芯片。”

目前，在賽靈思通信領域的大客戶中，ASIC/ASSP的替換率已達到了40%。

楊飛總結(jié)道：“我們并不是會完全取代ASIC及ASSP，只是為客戶提供了更多的選擇權(quán)，相信隨著技術(shù)的進步，客戶的接受度也會越來越高，這將加速我們All Programmable愿望的實現(xiàn)。”