一、引言
自《嵌入式系統(tǒng)設計師考試復習筆記之存儲管理篇》在嵌入式在線的博客出現(xiàn)后，意外的得到很多朋友的關注和評論，收到不少朋友的郵件，問一些有關考試的問題，希望得到我的復習筆記的其他部分。我非常感謝他們，他們的熱切關注，使我有了繼續(xù)往下寫的無限動力，使我萌生了將我以前的復習筆記、考試經(jīng)驗結合大綱教程并重新按《教程》的章節(jié)順序整理一份適合考生復習的筆記手冊，筆記后面再分析歷年的真題，按章節(jié)考點找出相關的考題進行分析，希望能和有興趣的人們一起討論討論。
嵌入式系統(tǒng)設計師的一天考試分為上午和下午部分，兩部分的考試方式、試題難度、考點分布和復習方法都是不同的。這次我們討論的是嵌入式系統(tǒng)基礎知識，我本人覺得，這部分出下午大題的可能性不大，主要是分布在上午的75道選擇題之中。
從歷年的真題和考試大綱來看，上午的選擇題主要考查一些基本概念，重要原理的理解，一些關鍵技術和一些重要的原理引申出來的簡單計算。根據(jù)這些考試特點，復習的時候可以采用適當?shù)牟呗?，當然每個人的方法都是不一樣的，適合自己的辦法才是最好的辦法。方法大家可以自己慢慢去體會，我的也不多說了，通過筆記和真題分析就可以體現(xiàn)處理。對于很多關鍵的知識點和基本概念，除了記住之外還要徹底理解，否則出題的時候會進行一些變換，或者引申一些計算，那么就算你知道考那個考點，可能你也做不好。
在復習的過程中，你要記?。耗悴皇且家粋€很高的分數(shù)，而是要考一個通過的分數(shù)，在復習過程中可以放棄一些內容，只要保證在大部分基本概念，關鍵技術，重要原理和歷年考點上都把握住，能夠拿到需要的分數(shù)就可以了。
（1）定義：以應用為中心，以計算機技術為基礎，軟硬件可裁剪，適應應用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴格要求的專用計算機系統(tǒng)。
（2）嵌入式系統(tǒng)發(fā)展的4個階段：無操作系統(tǒng)階段、簡單操作系統(tǒng)階段、實時操作系統(tǒng)階段、面向Internet階段。
（3）知識產(chǎn)權核（IP核）：具有知識產(chǎn)權的、功能具體、接口規(guī)范、可在多個集成電路設計中重復使用的功能模塊，是實現(xiàn)系統(tǒng)芯片（SOC）的基本構件。
（4）IP核模塊有行為、結構和物理3級不同程度的設計，對應描述功能行為的不同可以分為三類：軟核、固核、硬核。
2、嵌入式系統(tǒng)的組成：硬件層、中間層、系統(tǒng)軟件層和應用軟件層
（1）硬件層：嵌入式微處理器、存儲器、通用設備接口和I/O接口。
嵌入式核心模塊＝微處理器＋電源電路＋時鐘電路＋存儲器
Cache：位于主存和嵌入式微處理器內核之間，存放的是最近一段時間微處理器使用最多的程序代碼和數(shù)據(jù)。它的主要目標是減小存儲器給微處理器內核造成的存儲器訪問瓶頸，使處理速度更快。
（2）中間層（也稱為硬件抽象層HAL或者板級支持包BSP）：它將系統(tǒng)上層軟件和底層硬件分離開來，使系統(tǒng)上層軟件開發(fā)人員無需關系底層硬件的具體情況，根據(jù)BSP層提供的接口開發(fā)即可。
BSP有兩個特點：硬件相關性和操作系統(tǒng)相關性。
設計一個完整的BSP需要完成兩部分工作：
A、 嵌入式系統(tǒng)的硬件初始化和BSP功能。
片級初始化：純硬件的初始化過程，把嵌入式微處理器從上電的默認狀態(tài)逐步設置成系統(tǒng)所要求的工作狀態(tài)。
板級初始化：包含軟硬件兩部分在內的初始化過程，為隨后的系統(tǒng)初始化和應用程序建立硬件和軟件的運行環(huán)境。
系統(tǒng)級初始化：以軟件為主的初始化過程，進行操作系統(tǒng)的初始化。
B、 設計硬件相關的設備驅動。
（3）系統(tǒng)軟件層：由RTOS、文件系統(tǒng)、GUI、網(wǎng)絡系統(tǒng)及通用組件模塊組成。
RTOS是嵌入式應用軟件的基礎和開發(fā)平臺。
（4）應用軟件：由基于實時系統(tǒng)開發(fā)的應用程序組成。
（1）定義：能在指定或確定的時間內完成系統(tǒng)功能和對外部或內部、同步或異步時間做出響應的系統(tǒng)。
（2）區(qū)別：通用系統(tǒng)一般追求的是系統(tǒng)的平均響應時間和用戶的使用方便；而實時系統(tǒng)主要考慮的是在最壞情況下的系統(tǒng)行為。
（3）特點：時間約束性、可預測性、可靠性、與外部環(huán)境的交互性。
（4）硬實時（強實時）：指應用的時間需求應能夠得到完全滿足，否則就造成重大安全事故，甚至造成重大的生命財產(chǎn)損失和生態(tài)破壞，如：航天、軍事。
（5）軟實時（弱實時）：指某些應用雖然提出了時間的要求，但實時任務偶爾違反這種需求對系統(tǒng)運行及環(huán)境不會造成嚴重影響，如：監(jiān)控系統(tǒng)、實時信息采集系統(tǒng)。
（6）任務的約束包括：時間約束、資源約束、執(zhí)行順序約束和性能約束。
（1）調度：給定一組實時任務和系統(tǒng)資源，確定每個任務何時何地執(zhí)行的整個過程。
（2）搶占式調度：通常是優(yōu)先級驅動的調度，如uCOS。優(yōu)點是實時性好、反應快，調度算法相對簡單，可以保證高優(yōu)先級任務的時間約束；缺點是上下文切換多。
（3）非搶占式調度：通常是按時間片分配的調度，不允許任務在執(zhí)行期間被中斷，任務一旦占用處理器就必須執(zhí)行完畢或自愿放棄，如WinCE。優(yōu)點是上下文切換少；缺點是處理器有效資源利用率低，可調度性不好。
（4）靜態(tài)表驅動策略：系統(tǒng)在運行前根據(jù)各任務的時間約束及關聯(lián)關系，采用某種搜索策略生成一張運行時刻表，指明各任務的起始運行時刻及運行時間。
（5）優(yōu)先級驅動策略：按照任務優(yōu)先級的高低確定任務的執(zhí)行順序。
（6）實時任務分類：周期任務、偶發(fā)任務、非周期任務。
（7）實時系統(tǒng)的通用結構模型：數(shù)據(jù)采集任務實現(xiàn)傳感器數(shù)據(jù)的采集，數(shù)據(jù)處理任務處理采集的數(shù)據(jù)、并將加工后的數(shù)據(jù)送到執(zhí)行機構管理任務控制機構執(zhí)行。
（1）馮諾依曼結構：程序和數(shù)據(jù)共用一個存儲空間，程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置，采用單一的地址及數(shù)據(jù)總線，程序和數(shù)據(jù)的寬度相同。例如：8086、ARM7、MIPS…
（2）哈佛結構：程序和數(shù)據(jù)是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問，是一種將程序存儲和數(shù)據(jù)存儲分開的存儲器結構。例如：AVR、ARM9、ARM10…
（3）CISC與RISC的特點比較（參照教程22頁）。
計算機執(zhí)行程序所需要的時間P可以用下面公式計算：
P=I×CPI×T
I：高級語言程序編譯后在機器上運行的指令數(shù)。
CPI：為執(zhí)行每條指令所需要的平均周期數(shù)。
T：每個機器周期的時間。
（4）流水線的思想：在CPU中把一條指令的串行執(zhí)行過程變?yōu)槿舾芍噶畹淖舆^程在CPU中重疊執(zhí)行。
（5）流水線的指標：
吞吐率：單位時間里流水線處理機流出的結果數(shù)。如果流水線的子過程所用時間不一樣長，則吞吐率應為最長子過程的倒數(shù)。
建立時間：流水線開始工作到達最大吞吐率的時間。若m個子過程所用時間一樣，均為t，則建立時間T＝mt。
（6）信息存儲的字節(jié)順序
A、存儲器單位：字節(jié)（8位）
B、字長決定了微處理器的尋址能力，即虛擬地址空間的大小。
C、32位微處理器的虛擬地址空間位232，即4GB。
D、小端字節(jié)順序：低字節(jié)在內存低地址處，高字節(jié)在內存高地址處。
E、大端字節(jié)順序：高字節(jié)在內存低地址處，低字節(jié)在內存高地址處。
F、網(wǎng)絡設備的存儲順序問題取決于OSI模型底層中的數(shù)據(jù)鏈路層。
（1）根據(jù)電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。
（2）組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路的狀態(tài)無關。常用的邏輯電路有譯碼器和多路選擇器等。
（3）時序邏輯電路：電路任一時刻的輸出不僅與該時刻的輸入有關，而且還與該時刻電路的狀態(tài)有關。因此，時序電路中必須包含記憶元件。觸發(fā)器是構成時序邏輯電路的基礎。常用的時序邏輯電路有寄存器和計數(shù)器等。
（4）真值表、布爾代數(shù)、摩根定律、門電路的概念。（教程28、29頁）
（5）NOR（或非）和NAND（與非）的門電路稱為全能門電路，可以實現(xiàn)任何一種邏輯函數(shù)。
（6）譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡。
每輸入一個n位的二進制代碼，在m個輸出端中最多有一個有效。
當m＝2n是，為全譯碼；當m<2n時，為部分譯碼。
（7）由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅動LED時，較多采用低電平驅動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學特性來顯示字符。
（8）時鐘信號是時序邏輯的基礎，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時鐘控制系統(tǒng)中的主要制約條件。
（9）在選用觸發(fā)器的時候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：
電平觸發(fā)方式：具有結構簡單的有點，常用來組成暫存器。
邊沿觸發(fā)方式：具有很強的抗數(shù)據(jù)端干擾能力，常用來組成寄存器、計數(shù)器等。
（1）總線是各種信號線的集合，是嵌入式系統(tǒng)中各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通路。在同一時刻，每條通路線路上能夠傳輸一位二進制信號。按照總線所傳送的信息類型，可以分為：數(shù)據(jù)總線（DB）、地址總線（AB）和控制總線（CB）。
（2）總線的主要參數(shù)：
總線帶寬：一定時間內總線上可以傳送的數(shù)據(jù)量，一般用MByte/s表示。
總線寬度：總線能同時傳送的數(shù)據(jù)位數(shù)（bit），即人們常說的32位、64位等總線寬度的概念，也叫總線位寬?？偩€的位寬越寬，總線每秒數(shù)據(jù)傳輸率越大，也就是總線帶寬越寬。
總線頻率：工作時鐘頻率以MHz為單位，工作頻率越高，則總線工作速度越快，也即總線帶寬越寬。
總線帶寬 ＝ 總線位寬×總線頻率/8， 單位是MBps。
常用總線：ISA總線、PCI總線、IIC總線、SPI總線、PC104總線和CAN總線等。
（3）只有具有三態(tài)輸出的設備才能夠連接到數(shù)據(jù)總線上，常用的三態(tài)門為輸出緩沖器。
（4）當總線上所接的負載超過總線的負載能力時，必須在總線和負載之間加接緩沖器或驅動器，最常用的是三態(tài)緩沖器，其作用是驅動和隔離。
（5）采用總線復用技術可以實現(xiàn)數(shù)據(jù)總線和地址總線的共用。但會帶來兩個問題：
A、需要增加外部電路對總線信號進行復用解耦，例如：地址鎖存器。
B、總線速度相對非復用總線系統(tǒng)低。
（6）兩類總線通信協(xié)議：同步方式、異步方式。
（7）對總線仲裁問題的解決是以優(yōu)先級（優(yōu)先權）的概念為基礎。
（1）數(shù)字集成電路可以分為兩大類：雙極型集成電路（TTL）、金屬氧化物半導體（MOS）。
（2）CMOS電路由于其靜態(tài)功耗極低，工作速度較高，抗干擾能力較強，被廣泛使用。
（3）解決TTL與CMOS電路接口困難的辦法是在TTL電路輸出端與電源之間接一上拉電阻R，上拉電阻R的取值由TTL的高電平輸出漏電流IOH來決定，不同系列的TTL應選用不同的R值。
9、可編程邏輯器件基礎（具體參見教程51到61頁）
這方面的內容，從總體上有個概念性的認識應該就可以了。
[!--empirenews.page--]
10、嵌入式系統(tǒng)中信息表示與運算基礎
（1）進位計數(shù)制與轉換：這樣比較簡單，也應該掌握怎么樣進行換算，有出題的可能。
（2）計算機中數(shù)的表示：源碼、反碼與補碼。
正數(shù)的反碼與源碼相同，負數(shù)的反碼為該數(shù)的源碼除符號位外按位取反。
正數(shù)的補碼與源碼相同，負數(shù)的補碼為該數(shù)的反碼加一。
例如－98的源碼：11100010B
反碼：10011101B
補碼：10011110B
（3）定點表示法：數(shù)的小數(shù)點的位置人為約定固定不變。
浮點表示法：數(shù)的小數(shù)點位置是浮動的，它由尾數(shù)部分和階數(shù)部分組成。
任意一個二進制N總可以寫成：N=2P×S。S為尾數(shù)，P為階數(shù)。
（4）漢字表示法（教程67、68頁），搞清楚GB2318-80中國標碼和機內碼的變換。
（5）語音編碼中波形量化參數(shù)（可能會出簡單的計算題目哦）
采樣頻率：一秒內采樣的次數(shù)，反映了采樣點之間的間隔大小。
人耳的聽覺上限是20kHz，因此40kHz以上的采樣頻率足以使人滿意。
CD唱片采用的采樣頻率是44.1kHz。
測量精度：樣本的量化等級，目前標準采樣量級有8位和16位兩種。
聲道數(shù)：單聲道和立體聲雙道。立體聲需要兩倍的存儲空間。
（1）根據(jù)碼組的功能，可以分為檢錯碼和糾錯碼兩類。檢錯碼是指能自動發(fā)現(xiàn)差錯的碼，例如奇偶檢驗碼；糾錯碼是指不僅能發(fā)現(xiàn)差錯而且能自動糾正差錯的碼，例如循環(huán)冗余校驗碼。
（2）奇偶檢驗碼、海明碼、循環(huán)冗余校驗碼（CRC）。（教程70到77頁）
（1）性能指標：分為部件性能指標和綜合性能指標，主要包括：吞吐率、實時性和各種利用率。
（2）可靠性與安全性
可靠性是嵌入式系統(tǒng)最重要、最突出的基本要求，是一個嵌入式系統(tǒng)能正常工作的保證，一般用平均故障間隔時間MTBF來度量。
（3）可維護性：一般用平均修復時間MTTR表示。
（4）可用性
（5）功耗
（6）環(huán)境適應性
（7）通用性
（8）安全性
（9）保密性
（10）可擴展性
性價比中的價格，除了直接購買嵌入式系統(tǒng)的價格外，還應包含安裝費用、若干年的運行維修費用和軟件租用費。
13、嵌入式系統(tǒng)的評價方法：測量法和模型法
（1）測量法是最直接最基本的方法，需要解決兩個問題：
A、根據(jù)研究的目的，確定要測量的系統(tǒng)參數(shù)。
B、選擇測量的工具和方式。
（2）測量的方式有兩種：采樣方式和事件跟蹤方式。
（3）模型法分為分析模型法和模擬模型法。分析模型法是用一些數(shù)學方程去刻畫系統(tǒng)的模型，而模擬模型法是用模擬程序的運行去動態(tài)表達嵌入式系統(tǒng)的狀態(tài)，而進行系統(tǒng)統(tǒng)計分析，得出性能指標。
（4）分析模型法中使用最多的是排隊模型，它包括三個部分：輸入流、排隊規(guī)則和服務機構。
（5）使用模型對系統(tǒng)進行評價需要解決3個問題：設計模型、解模型、校準和證實模型。
若每一條指令都可以分解為取指、分析和執(zhí)行三步。已知取指時間t取指＝4△t，分析時間t分析＝3△t，執(zhí)行時間t執(zhí)行＝5△t。如果按串行方式執(zhí)行完100條指令需要 （4） △t。如果按照流水線方式執(zhí)行，執(zhí)行完100條指令需要 （5） △t。
（4）A. 1190 B. 1195 C. 1200 D. 1205
（5）A. 504 B. 507 C. 508 D. 510
<答案>：C、B
按照串行的方式，執(zhí)行完一條指令才能執(zhí)行下一條指令，那么執(zhí)行完100條指令的時間為：（4＋3＋5）×100＝1200
按照流水線的方式，可以同時執(zhí)行多條指令。在第一條指令進行分析的時候，第二條指令已經(jīng)開始取指；當?shù)谝粭l指令進行執(zhí)行的時候，第二條指令進行分析，第三條指令取指；當?shù)诙l指令進行執(zhí)行完的時候，第三條指令已經(jīng)分析完成。依此類推，當?shù)谝粭l指令完成之后，每一個執(zhí)行的周期就可以完成一條指令。需要注意的是，如果流水線的子過程所用時間不一樣長，則吞吐率應以最長子過程來計算。因此，我們可以計算得100條指令的執(zhí)行時間為：（4＋3＋5）＋（100－1）×5＝507。
某總線有104根信號線，其中數(shù)據(jù)總線（DB）32根，若總線工作頻率為33MHz，則其理論最大傳輸率為 （24） 。（注：本題答案中的B表示Byte）
（24）A. 33 MB/s B. 64MB/s C. 132 MB/s D. 164 MB/s
<答案>：C
根據(jù)上面的筆記，總線帶寬 ＝ 總線位寬×總線頻率/8=32×33/8＝132MB/s。
某存儲器數(shù)據(jù)總線寬度為32bit，存取周期為250ns，則該存儲器帶寬為 （26） 。（注：本題答案中的B表示Byte）
（26）A. 8×106B/s B. 16×106B/s C. 16×108B/s D. 32×106B/s
存儲器帶寬即總線帶寬，總線頻率為：1/250ns=4×106
存儲器帶寬為：32×4×106/8＝16×106B/s
處理機主要由處理器、存儲器和總線組成，總線包括 （27） 。
（27）A. 數(shù)據(jù)總線、串行總線、邏輯總線、物理總線
D. 數(shù)據(jù)總線、地址總線、控制總線
<答案>：D
三極管是可控的開關器件，其飽和與截止狀態(tài)分別對應開關的接通和斷開狀態(tài)。UBE為基極輸入電壓，VTH為基極域值電壓，如果UBETH，開關應處于 （35） 狀態(tài)。
（35）A. 接通 B. 三態(tài) C. 斷開 D. 高阻
考查電路中最基本的基礎知識點，我覺得做不對的根本不能算嵌入式系統(tǒng)開發(fā)入門。
如下圖所示，若低位地址（A0-A11）接在內存芯片地址引腳上，高位地址（A12-A19）進行片選譯碼（其中，A14和A16沒有參加譯碼），且片選信號低電平有效，則對下圖所示的譯碼器，不屬于此譯碼空間的地址為 （36） 。
（36）A. AB000H～ABFFFH B. BB000H～BBFFFH
C. EF000H～EFFFFH D. FE000H～FEFFFH
[!--empirenews.page--]
考查指令運行方面的簡單計算。
平均時鐘數(shù)＝（160000＋2×30000＋4×24000＋8×16000）/（160000＋30000＋24000＋16000）＝1.93
MIPS是指每秒種執(zhí)行多少百萬條指令，即106。
計算機的運行數(shù)度為：400/1.93=207.25=207.3MIPS
計算機要對聲音信號進行處理時，必須將它轉換為數(shù)字聲音信號。最基本的聲音信號數(shù)字化方法時取樣－量化法。若量化后的每個聲音樣本用2個字節(jié)表示，則量化分辨率是（12）
（12）A.1/2 B.1/1024 C.1/65536 D.1/131072
<答案>：C
2個字節(jié)是16位，其量化分辨率位1/1016＝1/65536。
某幅圖像具有640×480個象素點，若每個象素具有8位的顏色深度，則可表示（13）種不同的顏色，經(jīng)過5：1壓縮后，其圖像數(shù)據(jù)需要占用（14）（Byte）的存儲空間。
（13）A.8 B.256 C.512 D.1024
（14）A.61440 B.307200 C.384000 D.3072000
<答案>：B、A
8位顏色深度可以表示28＝256種顏色深度。
經(jīng)過5：1壓縮后的數(shù)據(jù)大小為：640×480×8/8/5＝61440。
若某邏輯門輸入A、B和輸出F的波形如下圖所示，則F(A,B)的表達式為（23）
（23） A.F=A B B.F=A+B
C.F=A異或B D.F=A（B的非）
___ __
A_______| |____| |_______
_______
B_______| |___________
______
F___________| |_______
<答案>：C
考查數(shù)字電路的最基本知識點，我覺得這個都搞不清楚很難通過這個考試。
一個4位的二進制計數(shù)器，由0000狀態(tài)開始，經(jīng)過25個時鐘脈沖后，該計數(shù)器的狀態(tài)為24
（24） A.1100 B.1000 C.1001 D.1010
<答案>：C
考查數(shù)字電路的最基本知識點，相對上面一題有點難，需要對計數(shù)器的工作原理有比較清楚的理解。這個也是搞嵌入式系統(tǒng)的基礎中的基礎，參考教程38頁或相關的數(shù)電書籍。
4位的計數(shù)器，其計數(shù)范圍是24＝16，0000開始經(jīng)過16個時鐘脈沖之后又回到了開始的狀態(tài)0000。25－16＝9，所以說經(jīng)過25個時鐘之后，其計數(shù)器的數(shù)值應該是9＝1001。
穩(wěn)壓二極管構成的穩(wěn)壓電路的接法是（25）
（25） A.穩(wěn)壓管與負載電阻串聯(lián)。
B.穩(wěn)壓管與限流電阻并聯(lián)。
C.限流電阻與穩(wěn)壓管串聯(lián)后，在與負載電阻串聯(lián)。
D.限流電阻與穩(wěn)壓管串聯(lián)后，在與負載電阻并聯(lián)。
<答案>：D
考查模擬電路的最基本知識點，實在太簡單，不知道從那里開始分析了。
以下敘述中，不符合RISC指令系統(tǒng)特點的是（26）
（26） A.指令長度固定，指令種類少。
B.尋址方式種類豐富，指令功能盡量增強。
C.設置大量通用寄存器，訪問存儲器指令簡單。
D.選取使用頻率較高的一些簡單指令。
<答案>：B
考查RISC與CICS的區(qū)別，考生應該清楚他們的區(qū)別，參加教程22頁。
通常所說的32位微處理器是指（27）
（27） A.地址總線的寬度為32位 B.處理器數(shù)據(jù)長度只能為32位
C.CPU字長為32位 D.通用寄存器數(shù)目為32位
<答案>：C
在32位總線系統(tǒng)中，若時鐘頻率為500MHz，傳送一個32位字需要5個時鐘周期，則該總線系統(tǒng)的數(shù)據(jù)傳送速率為（28）MB/s。
（28） A.200 B.400 C.600 D.800
<答案>：B
考查總線和數(shù)據(jù)傳輸方面的知識點。
5個時鐘周期可以傳送4個Byte。
每秒中可以傳送：4×（500/5）＝400MB/s。
評價一個計算機系統(tǒng)時，通常主要使用（30）來衡量系統(tǒng)的可靠性。
（30） A.評價響應時間
B.平均無故障時間（MTBF）
C.平均修復時間
D.數(shù)據(jù)處理速率
<答案>：B
考查嵌入式系統(tǒng)性能評價中重要知識點?？催^了就會做，每什么分析的，參見教程77頁。
就我個人的意見，從內容來看，嵌入式系統(tǒng)基礎知識的范圍很廣，知識點很多，而且沒有很強的邏輯性，顯得比較凌亂，很難將他們有序的組織在一起。但是也不要害怕，內容雖然多而亂，但是考試的題目都比較簡單，有些題目幾乎是所見即所得。只要你做過嵌入式或者單片機方面的工作，你都能做出來。一些計算的題目也是一些基本概念的延伸。通過分析歷年的真題，一方面可以把握考試的出題方式和考試難度，同時可以把握這部分內容的出題方向和復習的方法。從兩年的考試題目數(shù)量分布來看，06年10道，07年7道，數(shù)量有所較少，但是我覺得這不是一個趨勢，08年應該不會少于7道題目的。這部分在嵌入式系統(tǒng)設計里面是相當重要的，有一個良好的基礎才能做好下面的事情。如果復習得好，將這7、8分題目拿到手，那么你離45分左右的及格線又邁進了一大步了。
下載文檔
