CMOS電平和TTL電平

CMOS電平和TTL電平：

CMOS邏輯電平范圍比較大，范圍在3～15V，比如4000系列(4011與非門)，當(dāng)5V供電時(shí)，輸出高電平在4.6以上，低電平在0.05V以下;輸入在3.5V以上為高電平，1.5V以下為低電平。而對(duì)于TTL芯片，供電范圍在0～5V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在 0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與TTL電路就有一個(gè)電平轉(zhuǎn)換的問題，使兩者電平域值能匹配。有關(guān)邏輯電平的一些概念 ：要了解邏輯電平的內(nèi)容，首先要知道以下幾個(gè)概念的含義：

輸入高電平(Vih)：保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。

輸入低電平(Vil)：保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。

輸出高電平(Voh)：保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此Voh。

輸出低電平(Vol)：保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此Vol。

閥值電平(Vt)：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸 出，則必須要求輸入高電平> Vih，輸入低電平 Vih > Vt > Vil > Vol

Ioh：邏輯門輸出為高電平時(shí)的負(fù)載電流(為拉電流)。(拉和灌是站在外圍電路的角度上考慮的)

Iol：邏輯門輸出為低電平時(shí)的負(fù)載電流(為灌電流)。

Iih：邏輯門輸入為高電平時(shí)的電流(為灌電流)。

Iil：邏輯門輸入為低電平時(shí)的電流(為拉電流)。

門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路(OC)、漏極開路(OD)、發(fā)射極開路(OE)，使用時(shí)應(yīng)審查是否接上拉電阻(OC、OD門)或下拉電阻(OE門)，以及電阻阻值是否合適。對(duì)于集電極開路(OC)門，其上拉電阻阻值RL應(yīng)滿足下面條件：

(1)RL < (VCC-Voh)/(n*Ioh+m*Iih)

(2)RL > (VCC-Vol)/(Iol+m*Iil) 其中n：線與的開路門數(shù);m：被驅(qū)動(dòng)的輸入端數(shù)。

————————————————————————————————————————

常用的邏輯電平有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等。其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列(5V TTL和5V CMOS)、3.3V系列，2.5V系列和1.8V系列。

5V TTL和5V CMOS邏輯電平是通用的邏輯電平。

3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。

低電壓的邏輯電平還有2.5V和1.8V兩種。

ECL/PECL和LVDS是差分輸入輸出。

RS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。

++++++++++++++++++++++++++++

OC門，又稱集電極開路(漏極開路)與非門門電路，Open Collector(Open Drain)。為什么引入OC門?實(shí)際使用中,有時(shí)需要兩個(gè)或兩個(gè)以上與非門的輸出端連接在同一條導(dǎo)線上，將這些與非門上的數(shù)據(jù)(狀態(tài)電平)用同一條導(dǎo)線輸送出去。因此，需要一種新的與非門電路--OC門來實(shí)現(xiàn)“線與邏輯”。OC門主要用于3個(gè)方面：

實(shí)現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動(dòng)器。由于OC門電路的輸出管的集電極懸空，使用時(shí)需外接一個(gè)上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動(dòng)能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小。

線與邏輯，即兩個(gè)輸出端(包括兩個(gè)以上)直接互連就可以實(shí)現(xiàn)“AND”的邏輯功能。在總線傳輸?shù)葘?shí)際應(yīng)用中需要多個(gè)門的輸出端并聯(lián)連接使用，而一般TTL門輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很大的短路電流(灌電流)，而燒壞器件。在硬件上，可用OC門或三態(tài)門(ST門)來實(shí)現(xiàn)。 用OC門實(shí)現(xiàn)線與，應(yīng)同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

三態(tài)門(ST門)主要用在應(yīng)用于多個(gè)門輸出共享數(shù)據(jù)總線，為避免多個(gè)門輸出同時(shí)占用數(shù)據(jù)總線，這些門的使能信號(hào)(EN)中只允許有一個(gè)為有效電平(如高電平)，由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上拉(負(fù)載)電阻，所以開關(guān)速度比OC門快，常用三態(tài)門作為輸出緩沖器。