非制冷紅外焦平面陣列信號處理系統(tǒng)設(shè)計(jì)

摘要：介紹了320×240非制冷紅外焦平面陣列(UFPA)的信號處理系統(tǒng)；采用復(fù)雜可編程邏輯器件(FPGA)產(chǎn)生紅外焦平面陣列的驅(qū)動時(shí)序。應(yīng)用數(shù)字信號處理(DSP)技術(shù)實(shí)現(xiàn)紅外焦平面陣列的非均勻校正。實(shí)驗(yàn)及仿真結(jié)果表明：FPGA可產(chǎn)生焦平面陣列所需時(shí)序，DSP對焦平面陣列的非均勻校正效果較好。
關(guān)鍵詞：非制冷焦平面陣列(UFPA)；驅(qū)動電路；FPGA；非均勻校正；DSP

1 引言
    紅外熱成像儀是一種可探測目標(biāo)的紅外輻射，通過光電轉(zhuǎn)換、電信號處理等手段，將目標(biāo)物體的溫度分布圖像轉(zhuǎn)換成視頻圖像的設(shè)備，是集光、機(jī)、電等尖端技術(shù)于一體的高新技術(shù)產(chǎn)品。同時(shí)，非制冷焦平面探測器使整個(gè)紅外熱成像系統(tǒng)省去了復(fù)雜的制冷系統(tǒng)，成本大大降低，使得紅外熱成像技術(shù)得到飛速發(fā)展。作為紅外焦平面成像系統(tǒng)核心的非制冷紅外焦平面陣列UFPA(Un-cooled Infrared Focal Plane Array)，主要由紅外探測器陣列和讀出電路兩部分組成。為了進(jìn)一步提升UFPA的性能，除了不斷提高器件的研制水平，以提高探測單元和讀出電路的性能外，還需設(shè)計(jì)出相應(yīng)的高性能驅(qū)動電路，使UFPA處于最佳工作狀態(tài)。

2 非制冷焦平面陣列信號處理系統(tǒng)組成
    非制冷焦平面陣列信號處理系統(tǒng)由信號預(yù)處理電路、驅(qū)動電路、非均勻性校正、視頻信號顯示等部分組成，如圖1所示。下面主要介紹驅(qū)動電路設(shè)計(jì)及非均勻校正算法。

2．1 驅(qū)動電路
    系統(tǒng)紅外UFPA探測器選用320×240元非制冷微測輻射熱計(jì)，工作波段為8～14μm，采用CMOS生產(chǎn)工藝，集焦平面陣列(FPA)、讀出電路(ROIC)、熱電制冷器(TEC)及溫度傳感器(PT100型)為一體，其核心是焦平面陣列和讀出電路。該非制冷微熱輻射計(jì)只需外加偏置電壓及相應(yīng)的時(shí)序控制信號，由其內(nèi)部控制邏輯產(chǎn)生讀出電路所需的全部同步控制信號。該微測輻射熱計(jì)的讀出電路以全同步方式工作，所有操作都在時(shí)鐘觸發(fā)下執(zhí)行。UFPA內(nèi)部的時(shí)序控制器在外部脈沖和偏置電壓的作用下產(chǎn)生焦平面讀出電路及運(yùn)放所需同步時(shí)序控制信號。驅(qū)動電路主要產(chǎn)生焦平面陣列工作所需要的時(shí)序脈沖驅(qū)動信號。時(shí)序脈沖驅(qū)動信號的產(chǎn)生是通過對FPGA器件運(yùn)用Verilog HDL語言采用有限狀態(tài)機(jī)的設(shè)計(jì)方案來實(shí)現(xiàn)；偏置電壓采用低壓差線性穩(wěn)壓器(LDO)產(chǎn)生。驅(qū)動信號發(fā)生狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換圖如圖2所示。

    系統(tǒng)上電后，驅(qū)動電路處于空閑狀態(tài)。在DSP初始化結(jié)束后向FPGA發(fā)出準(zhǔn)備好信號(dsp_rdy=1)，使能主時(shí)鐘。在下一個(gè)主時(shí)鐘上升沿驅(qū)動電路進(jìn)入U(xiǎn)FPA復(fù)位狀態(tài)。在復(fù)位狀態(tài)產(chǎn)生RESET信號與第一行積分信號INT后，計(jì)數(shù)器在主時(shí)鐘觸發(fā)下開始計(jì)數(shù)，待計(jì)數(shù)值為639(640TMC，滿足復(fù)位信號時(shí)間參數(shù))時(shí)，驅(qū)動電路離開復(fù)位狀態(tài)進(jìn)入逐行積分狀態(tài)。在逐行積分狀態(tài)，RESET被禁止，置為0；在每一行積分期間，INT高電平持續(xù)320TMC，低電平持續(xù)62TMC。計(jì)數(shù)器按行計(jì)數(shù)，待一幀圖像積分完后進(jìn)入下一狀態(tài)。在等待狀態(tài)，RESET與INT均被禁止，置為0。UFPA輸出幀速為60 Hz,即幀周期為16．7 ms，而一幀圖像積分時(shí)間為340×240 TMC(16．32 ms)，故積分電路完成一幀圖像積分后等待讀出電路將圖像數(shù)據(jù)讀出。微熱輻射計(jì)以連續(xù)方式工作，在輸出完當(dāng)前幀后緊接著就對下一幀圖像進(jìn)行積分并輸出。在ISE環(huán)境下建立測試向量文件，用第三方軟件ModelSim進(jìn)行功能仿真。仿真結(jié)果如圖3，圖4所示。

2．2 非均勻校正
    由于該系統(tǒng)所選用的UFPA上所有非缺陷像元都有不同的增益和偏差響應(yīng)，其偏差在平均值的±20％以內(nèi)，額定非均勻的平均值在10％以內(nèi)，故不進(jìn)行非均勻校正，所以就不能得到清晰的可視圖像，因此必須實(shí)行非均勻性校正。
    根據(jù)不同原理獲得的非均勻性校正參量方法，可分為參考輻射源法、離焦法、統(tǒng)計(jì)平均法和神經(jīng)網(wǎng)絡(luò)法等多種，目前普遍采用的是比較成熟的參考輻射源法。采用該方法中的單點(diǎn)定標(biāo)校正法實(shí)現(xiàn)UFPA的非均勻校正，計(jì)算量小且容易滿足圖像實(shí)時(shí)性處理要求。
    假定探測具有線性響應(yīng)，用溫度為T1的均勻輻射黑體輻照探測器得到每個(gè)探測單元相應(yīng)輸出VijT1，求其平均值：

   
式中，N為探測器面陣中探測單元總數(shù)。
    每個(gè)探測元的相應(yīng)偏差為把存儲，對探測器的每個(gè)響應(yīng)輸出實(shí)時(shí)校正，即圖5為單點(diǎn)校正法流程。

    在UFPA非均勻校正過程中，必須對每幀中的每個(gè)像元(76 800／幀)進(jìn)行非均勻校正處理，其典型算法是乘積和累加，要處理的數(shù)據(jù)量很大，一般計(jì)算機(jī)的處理速度比較慢，而DSP的高時(shí)鐘頻率，指令流水線處理結(jié)構(gòu)，數(shù)據(jù)總線與程序總線分離，存儲器直接訪問(DMA)技術(shù)，大內(nèi)存容量，多個(gè)可并行操作的功能單元，使其能很好滿足高速信號處理的要求。該系統(tǒng)選用TMS320VC5409型DSP實(shí)現(xiàn)非均勻校正算法。圖像的非均勻性校正系數(shù)保存在Flash中，系統(tǒng)上電后由DSP調(diào)入FPGA中進(jìn)行非均勻校正運(yùn)算。由于紅外熱成像儀受使用環(huán)境溫度影響時(shí)，圖像質(zhì)量會發(fā)生變化，因此在系統(tǒng)工作過程中，必須實(shí)時(shí)進(jìn)行非均勻校正系數(shù)的計(jì)算。

3 實(shí)驗(yàn)結(jié)果
    圖6為非制冷微測輻射熱計(jì)輸出的幀同步信號與數(shù)據(jù)有效信號。圖7為校正前信號波形圖，圖8為校正后信號波形圖。

4 結(jié)論
    介紹了非制冷紅外焦平面陣列的信號處理電路設(shè)計(jì)，通過選用FPGA器件產(chǎn)生了系統(tǒng)所需的各種時(shí)序控制信號，并且通過Verilog HDL語言編程實(shí)現(xiàn)。由于該系統(tǒng)采用FPGA控制系統(tǒng)內(nèi)多個(gè)器件的時(shí)序編程，使得系統(tǒng)集成度高，易于隨系統(tǒng)設(shè)計(jì)要求而改變控制信號，可做到小型化的設(shè)計(jì)需要。系統(tǒng)運(yùn)用DSP實(shí)現(xiàn)焦平面陣列的非均勻校正，校正效果較好。