簡介
電子器件對瞬態(tài)電氣過應力事件的靈敏度是眾所周知的問題，隨著集成電路的不斷發(fā)展，這一問題日益嚴重。幾何尺寸縮小，電路密度增加和分配給片內(nèi)保護的面積有限都會使此靈敏度趨于增加。為了將每一特定系統(tǒng)實施環(huán)節(jié)的成本降至最低，瞬態(tài)保護的任務往往轉(zhuǎn)而采用其它效率更低的方式。
防止“擊穿”的技術(shù)取決于制造的階段。制造集成電路和裝配電子設備期間，保護通過使用我們所熟知的措施來實現(xiàn)，比如靜電耗散桌面、防靜電手環(huán)、電離空氣吹風機、防靜電包裝套管等。此處，僅簡要討論這些方法與靜電放電(SD)保護相關(guān)的部分。同樣，本應用筆記并不旨在說明設備運輸、安裝或維修期間所采取的預防措施。而是，重點主要集中在印刷電路板裝配期間、設備正常工作(操作人員經(jīng)常未接受預防措施培訓)期間以及在瞬態(tài)環(huán)境可能不具有良好特性的服務條件下所需要的保護。
瞬態(tài)環(huán)境千變?nèi)f化。汽車系統(tǒng)、機載或船載設備、空間系統(tǒng)、工業(yè)設備或消費電子產(chǎn)品等所經(jīng)歷的瞬態(tài)環(huán)境存在很大不同。所有類型的電子器件都會受到毀壞或損害。1甚至電容、繼電器、連接器、印刷電路板等閾值水平遠高于集成電路的器件都是易受影響的。微波二極管和晶體管是當中最敏感的器件。但是，本應用筆記將針對用途較廣泛的標準線性集成電路進行說明，以限制文章涵蓋的范疇。
本應用筆記首先將回顧集成電路在工作環(huán)境中所受威脅的本質(zhì)，然后會針對以下問題簡要討論總體的設備保護：(1)由人員操作、自動板插入設備等引起的ESD事件;(2)由于上電/關(guān)斷時序誤差、連接器邊緣松動引起的浮動地等問題而產(chǎn)生的閂鎖;最后，(3)電源、電路板缺陷、電路板檢修期間等造成的高電壓瞬態(tài)。
靜電放電
靜電放電是由以下原因?qū)е碌膯未慰焖俑唠娏鞯撵o電電荷傳輸：
• 兩個處于不同電位的物體之間的直接接觸傳輸，或者
• 兩個物體靠近時之間產(chǎn)生的高靜電場。
靜電的主要來源基本都是絕緣器并且一般都是合成材料，例如乙烯基樹脂或塑料工作臺、絕緣鞋、成品木椅、透明膠帶、氣泡袋、未接地的烙鐵等。這些來源產(chǎn)生的電平極高，因為它們的電荷并不容易分布在表面上或者傳導給其他物體。
兩個物體相互摩擦產(chǎn)生靜電被稱為摩擦電效應。例如，高RH(60%)環(huán)境下，摩擦靜電電荷產(chǎn)生的來源包括：
• 在地毯上走過 — 產(chǎn)生1000 V–1500 V。
• 在乙烯基樹脂地板上走過 — 產(chǎn)生150 V-250 V。
• 手持由干凈塑料包裝保護的材料 — 產(chǎn)生400 V–600 V。
• 手持聚乙烯袋 — 產(chǎn)生1000 V–1200 V。
• 將聚氨酯泡沫塑料倒入盒中 — 產(chǎn)生1200 V– 1500 V。
• IC滑入一個開口的防靜電包裝套管中 — 產(chǎn)生25V–250 V。
注意：在低RH(<30%)環(huán)境中，可以產(chǎn)生上述10倍以上的電壓。
ESD模型
為了評估器件對仿真應力環(huán)境的敏感性，已開發(fā)出大量測試波形。目前普遍用于仿真半導體或分立器件中的ESD事件的三個最主要的波形是：人體模型(HBM)、機器模型(MM)和帶電器件模型(CDM)。這三種模型的測試電路和電流波形特性如圖1至3所示。每個模型代表一種根本上不同的ESD事件。因此，這些模型的測試結(jié)果之間的相關(guān)性微乎其微。
HBM、MM和CDM波形的比較
圖4顯示在相同的電流-時間標度下的400 V HBM、MM和CDM放電波形。這些波形在預測特定類型器件由于這三種模型之一仿真的ESD事件而可能會產(chǎn)生何種故障機制方面作用顯著。
HBM波形的上升時間小于10ns(一般為6ns至9ns)，此波形以大于150ns的下降時間成指數(shù)規(guī)律衰減到0V。MIL-STD-883 3 Method 3015《靜電放電靈敏度等級》要求上升時間小于10 ns，延遲時間為150 ± 20 ns(Method 3015將延遲時間定義為波形從90%峰值電流降至36.8%峰值電流的時間)。HBM波形的峰值電流約等于400V/1500或0.267A。雖然該峰值電流遠低于400 V HBM和MM事件的峰值電流，但整個HBM事件的持續(xù)時間相對較長，這導致放電能量相對較高。
MM波形由正向和負向正弦波峰值組成，峰值幅度以指數(shù)規(guī)律衰減。初始MM峰的上升時間約為14 ns，即略大于單一HBM峰的上升時間。MM波形的總持續(xù)時間與HBM波形相當。但是，400V MM事件的第一個峰的峰值電流約為5.8A，是三種模型中最高的。接下來的四個峰值電流雖然在下降，但幅度仍全部大于1A。因為不存在電流限制，R = 0，這幾個持續(xù)時間很長的高電流峰值導致目前三種模型之中最高的總體放電能量。
CDM波形對應于現(xiàn)實中已知最短的ESD事件。套接式CDM波形的上升時間為400ps，CDM事件的總持續(xù)時間約為2ns。CDM波形本質(zhì)上是單極性的，不過在CDM事件結(jié)束時會發(fā)生某種輕微的振鈴，這會導致部分負向峰值。
使用400 V帶電電壓，套接式CDM放電將具有2.1 A的峰值電流。但是，總體CDM事件的持續(xù)時間極短，這導致總體放電能量相對較低。
ESD模型小結(jié)
表I是比較三種ESD仿真模型的最重要特性的參考。
預防
審查將采取ESD保護措施的設備時，應考慮以下因素：
• 必須有一個接地工作臺來處理靜電敏感器件，結(jié)合使用以下裝置：
a)個人接地帶(防靜電手環(huán))
b)導電托盤或分流器等
c)導電工作臺
d)導電地板或地墊
e)一個公共接地點
• 所有用于存儲器件的鋼架或機柜必須接地。
• 應控制相對濕度;理想范圍是40%至60%。在無法維持高相對濕度水平的地方，應使用電離空氣來驅(qū)散靜電
電荷。
• 區(qū)域中使用的所有電氣設備必須接地。
• 禁止使用易產(chǎn)生靜電的器材，例如透明膠帶。
• 后續(xù)至少每隔三個月做一次ESD審查。
• 培訓：切記有效ESD控制程序的關(guān)鍵是“培訓”。所有接觸集成電路的人員都應進行培訓并且培訓要記錄歸檔作認證之用，例如ISO9000審計。
確定器件是否是由于ESD或電氣過應力(EOS)而發(fā)生故障較為困難，一般最好交由故障分析工程師處理。執(zhí)行電氣分析和內(nèi)部可視分析時，ESD損害一般沒有EOS的損害明顯。對于ESD，1 kV或以上(取決于器件的ESD額定值)的事件會毀壞氧化層(管芯的層間電介質(zhì))并在10ns以內(nèi)損壞結(jié)點(見圖6)。或者，EOS條件導致持續(xù)時間大于1 ms的1至3 A電流，使焊線產(chǎn)生足夠多自熱效應而被熔斷。閂鎖會造成此類條件發(fā)生。較低的電流會導致芯片金屬化層及其他互連層的快速熔化(見圖5)。
可以在相應位置上執(zhí)行快速分析來評估器件是否受到過應力或可能遭受ESD事件。為了執(zhí)行此分析，比較嫌疑器件和已知正常器件的引腳到引腳I/V結(jié)果，應使用波形記錄器或類似設備。12位DAC的數(shù)字輸入引腳(以VSS電源引腳為參考)上的一組典型短路、開路或ESD泄漏I/V跡線如圖7所示。
閂鎖
閂鎖是一種潛在破壞性情況。這種情況會觸發(fā)一個寄生有源元件，造成正負電源短路。如果電流不受限制，會發(fā)生電氣過應力。閂鎖的典型情況發(fā)生在CMOS輸出器件中，兩個寄生基-射結(jié)之一在過壓事件期間暫時正向偏置時，驅(qū)動器晶體管和井形成pnpn SCR結(jié)構(gòu)。SCR的開啟本質(zhì)上造成VDD和地之間的短路。
觸發(fā)機制
有兩種主要觸發(fā)機制。首先，如果輸入/輸出(I/O)引腳電壓升至正電源電壓以上，或降至負電源電壓以下，寄生晶體管之一會開啟。通過集電極返回電源的電流引起第二寄生晶體管的基極-發(fā)射極上的壓降。然后，第二晶體管的集電極電流使第一晶體管的基極-發(fā)射極上保持正向偏置。如果兩個晶體管增益之積大于單位增益，該條件可能自持續(xù)，并且甚至在消除外部電壓之后仍持續(xù)存在。
如果在I/O引腳處存在過度電壓過沖，或者如果在給器件供電之前有信號到達輸入端，或者由于靜電放電原因，便會發(fā)生此觸發(fā)機制。此閂鎖一般限于直接連接到引腳的元件。
圖9b電流倍增。襯底電壓上升主動將第二個寄生晶體管偏置為導通。然后，電子電流在n井里引起壓降，進一步開啟第一個晶體管。如果電流增益之積大于1，電源之間的最終電流可以自持續(xù)，僅受內(nèi)部電阻(即，SCR)限制。
雖然觸發(fā)是由過壓事件(一般只是在電源電壓之上或之下一個二極管壓降)引起，行業(yè)慣例是根據(jù)在內(nèi)部寄生電阻上產(chǎn)生出足以維持閂鎖條件的壓降之前引腳在過壓條件下能耐受的過電流量(源電流或吸電流)對I/O進行分類。一般認為能耐受100 mA已足夠，若能耐受200 mA則認為該器件不受閂鎖影響。
第二種觸發(fā)機制是在電源電壓升至足以擊穿一個內(nèi)部結(jié)的條件下發(fā)生，可將電流注入前述SCR中。此觸發(fā)機制可由電源瞬態(tài)或由旁路到一條供電軌的靜電放電引起。與I/O觸發(fā)情況不同，閂鎖可發(fā)生在管芯的任何地方，并不限于外部電源連接或I/O引腳附近。
對電源過壓的耐受性通常受制造器件的加工工藝限制，可查閱數(shù)據(jù)手冊的“絕對最大額定值”規(guī)格。如果超過此額定值，可能發(fā)生永久EOS損害。使器件工作在接近最大額定值可能會降低器件的長期可靠性。同樣，電氣規(guī)格僅適用于數(shù)據(jù)手冊上規(guī)定的電源，超出這些額定值范圍將不予保證。
設計規(guī)則
以下是所有使用CMOS和Bipolar-CMOS IC的設計人員需要遵守的一組規(guī)則：
1. 在任何時候都不允許數(shù)字輸入和輸出超過VDD 0.3 V以上。這包括VDD = 0 V時的關(guān)斷情況。
2. 亦不允許數(shù)字輸入和輸出降至低于DGND –0.3 V以上。
3. 對于混合信號器件，不允許DGND超過AGND 0.3 V。
4. 對于CMOS或Bipolar-CMOS DAC，一般不允許IOUT降至低于AGND 0.3 V以上。部分DAC可容許較大IOUT電流，無任何閂鎖危險。[!--empirenews.page--]
閂鎖預防技術(shù)
在所有的CMOS和Bipolar-CMOS IC應用中，如果違反了一條或多條上述規(guī)則，一般應采取以下建議：
1. 如果任何時候器件的數(shù)字輸入或輸出會超過VDD，使用與VDD串聯(lián)連接的二極管(如1N914)將防止SCR動作及隨后的閂鎖。這樣做起作用的原因是二極管可防止寄生橫向PNP晶體管的基極電流流出VDD引腳，從而防止
SCR觸發(fā)。這如圖10所示。如果認為上電時序是故障機制，二極管也是一種可靠的解決方案。這種情況下，在邏輯輸入和VDD供電軌(二極管的陽極連接到邏輯輸入)之間插入一個肖特基二極管將確保邏輯輸入不超出VDD電源0.3 V以上，從而防止器件發(fā)生閂鎖。
但是，此規(guī)則的一個例外情況是，器件的輸入范圍超出器件的電源電壓范圍時，例如(通過設計12位A/D子系
統(tǒng)AD7893-10)，輸入范圍為±10V，電源電壓為+5 V。
2. 如果任何時候器件的數(shù)字輸入和輸出會降至DGND以下，將一個肖特基二極管(如HP5082-2835)從這些輸入
或輸出連接到DGND會將負偏移有效箝位于–0.3V至–0.4V。這會防止寄生NPN晶體管的射-基結(jié)開啟，還會
防止SCR觸發(fā)。圖11所示為肖特基二極管的連接。
3. 如果DGND電位會偶爾地超出AGND 0.3V以上，位于器件兩個引腳之間的肖特基二極管將防止相關(guān)寄生NPN
晶體管導通。這提供額外的閂鎖保護，如圖12所示。將額外二極管與剛剛提及的二極管反向并聯(lián)可在另一方
向上提供DGND至AGND的箝位并將有助于最大程度地減少數(shù)字噪聲注入IC。
為了識別上面(2)、(3)點中描述的過壓和欠壓，建議使用存儲示波器，并將其每個引腳設置為最大額定值規(guī)格。將示波器的Time/Div.設置為最小設置(最好在ns范圍內(nèi))。此項測試的進行時間應較長，例如整夜。
4. 在CMOS IC的IOUT引腳可拉至AGND以下的電路中，Iout引腳和AGND兩端之間的肖特基二極管箝位可防止敏感IC的閂鎖。這種情況有時會發(fā)生在DAC后面用作電流-電壓轉(zhuǎn)換器的高速雙極性運算放大器。在上電或掉電轉(zhuǎn)換期間，運算放大器的反相輸入呈現(xiàn)從IOUT至負供電軌的低阻抗。不使用推薦的肖特基二極體箝位至AGND的無保護的DAC可能會出故障。
5. 如果設計中在PC板上的器件間具有較長的數(shù)字跡線并因此容易發(fā)生電感振鈴問題，使用10 –100 的串聯(lián)阻
尼電阻會比較有幫助。此電阻增加等效串聯(lián)RLC網(wǎng)絡的阻尼系數(shù)并使振鈴衰減得更快。這將有助于防止輸入
或輸出保護二極管導通。
高電壓瞬態(tài)
如果認為電源過壓是故障機制，可靠的解決方案是插入一個TransZorb*瞬態(tài)電壓抑制器(TVS)。什么是TVS及其工作原理如何?
瞬態(tài)電壓抑制器6(TVS)是用于保護易受干擾電路免受電氣過應力(如由ESD、感性負載開關(guān)和閃電導致的線路瞬態(tài)造成的電氣過應力)影響的器件。在TVS內(nèi)，破壞性的電壓尖峰會受可靠的硅pn結(jié)的箝位或雪崩動作限制，該pn結(jié)將瞬態(tài)的幅度減低至無損水平。
在一個電路中，TVS應“不可見”除非瞬態(tài)出現(xiàn)。擊穿電壓(VBR)、待機(泄漏)電流(ID)和電容等電氣參數(shù)應不影響正常電路性能。[!--empirenews.page--]
為了限制待機電流并允許TVS的溫度系數(shù)所引起的VBR變化，TVS擊穿電壓一般比反向截止電壓(VR)高10%，這接近于電路的絕對最大工作電壓。瞬態(tài)發(fā)生時，TVS即刻箝位以將尖峰電壓限制在一個安全的水平，即箝位電壓(VC)，同時將潛在破壞性電流導離受保護器件。
TVS是設計、規(guī)定并測試用于瞬態(tài)電壓保護的，而齊納二極管設計并規(guī)定用于電壓調(diào)整的。因此，針對瞬態(tài)保護，應選擇TVS而非齊納二極管。
TVS的浪涌功率和浪涌電流能力與其結(jié)面積成正比。硅TVS系列的浪涌額定值通常按給定波形期間峰值脈沖功率(PP)的千瓦值規(guī)定。早期的器件采用10/1000 μs波形(10 μs升至峰值和1000 μs指數(shù)式衰減至一半峰值)規(guī)定，而最新的器件規(guī)定采用8/20μs測試波形。額定功率范圍從5 kW(10/1000μs)降至400 W(8/20 μs)。此功率由TVS上的峰值電壓與傳導通過器件的峰值電流之積計算得出。
TVS提供電路工作電壓從5V至376 V遞增的各種系列。由于可用的額定電壓和功率范圍較寬(以及瞬態(tài)電壓的普遍存在)，TVS被用于各種電路和應用。
例如，考慮將工作電壓為28 V的壓力傳感器置于會遭遇140V峰值的瞬態(tài)電壓的環(huán)境中，源阻抗為2，持續(xù)時間為10/1000 μs。該傳感器的故障閾值為40 V，因此，TVS必須箝位在40 V或更低。此瞬態(tài)輸出的電流為：
I = (140 V – 40 V)/2 = 50 A
注意，TVS的電壓箝位動作會造成一個分壓器，通過該分壓器，瞬態(tài)的開路電壓出現(xiàn)在源阻抗和TVS器件的組合上。因此，瞬態(tài)電壓減去TVS箝位電壓，得到一個100V的凈源電壓。當與瞬態(tài)峰值電壓相比，箝位電壓較高時，電流顯著降低。
此電路可采用一個額定功率5 kW的TransZorb TVS進行保護，該TVS可輕松承受浪涌電流。
另一種更經(jīng)濟的替代方法是增加一個串聯(lián)電阻來有效增加源阻抗，從而限制浪涌電流，如圖15所示。因為傳感器在正常工作條件下消耗的電流較小(典型值小于20 mA)，所以性能不受電源電流降低的影響而變差。
對于10 mA的較小負載電流，增加的電阻上的壓降很低，對于一個25 的電阻約為250 mV。增加此電阻可將浪涌電流降低至：
I = (140 V – 40 V)/(2 + 25 ) = 3.7A
這低于不使用該電阻情況的浪涌電流的十分之一。功率額定值較低的TVS就能夠處理這個電流。這種情況下，500W抑制器可取代5 kW器件，節(jié)省了板空間和成本。
由于能耗性能，此應用建議采用碳質(zhì)電阻。該電阻的穩(wěn)態(tài)功耗(V×I)為2.5 mW，只需額定功率最低的電阻就有足夠的裕量。
典型TVS應用
直流線路應用
電源線上的TransZorb TVS防止瞬態(tài)、電源反相或電源開關(guān)切換期間造成的IC故障(圖16)。
對于采用TransZorb TVS的電源，需選擇反向截止電壓等于或大于直流輸出電壓的TransZorb TVS。對于這類應用，可能需要用一個電感來取代串聯(lián)電阻(R)(圖17)。[!--empirenews.page--]
信號線路應用
輸入引腳易受到低能量、高電壓靜電放電或傳輸?shù)叫盘柧€的串擾影響。箝位二極管或IC基板內(nèi)的輸入網(wǎng)絡可提供有限保護(圖18)。
線路上發(fā)生的瞬態(tài)在持續(xù)時間上可從幾微妙至數(shù)毫秒變化，幅度可高達10,000 V。過電流流過二極管會造成一個開路條件或緩慢降低電路性能。位于信號線路上的TransZorbTVS可吸收此過剩能量(圖19)。
欲進一步了解有關(guān)使用TransZorb保護電路的問題，請參見ADI公司應用筆記AN-311《如何切實有效地保護CMOS電路不受電源過壓影響》。
小結(jié)
設計能夠最大限度保護集成電路的應用非常具有挑戰(zhàn)性，其解決方案取決于許多因素。下面簡單總結(jié)了本應用筆記所討論的保護方案：
1. 應就EOS/ESD損害預防對人員進行合理操作技術(shù)培訓。
2. 應采用良好的設施接地系統(tǒng)，包括設備和數(shù)據(jù)線路屏蔽。
3. 審慎使用瞬態(tài)抑制器，即檢查電源線路和接地線路上是否存在可能超出這些引腳最大額定值的尖峰。
4. 查看器件的上電時序是否適當。正確的順序一般應為：GND、主電源(如可能，首先是基板電源)、VCC、
VREF+/–和所有其他引腳。
5. 查看數(shù)據(jù)手冊，尤其是最大額定值部分。
應對同批次中可能受到錯誤測試或遭受與任何故障器件一樣條件的其余器件進行評估，以確定是否可能存在潛在損害。應該執(zhí)行此項分析是因為過應力條件的存在可能不會立即造成故障，但其引起的微小損害會導致長期可靠性問題。
下載文檔
