臺積電發(fā)布65nm多次寫入NVM技術

臺積電(TSMC)日前首度揭示了晶圓代工領域中，65納米(nm)多次寫入(MTP)非揮發(fā)性內存(NVM)的技術進展。該技術結合了與Virage Logic公司共同開發(fā)、已經過驗證的MTP IP模塊。

據表示，新技術是第一種2.5V的MTP制程，突破了過去3.3V的電壓障礙。新技術能讓許多系統(tǒng)應用不再需要使用外部EEPROM，從而降低了功耗、面積與成本，同時提升了數據安全性。

新的MTP技術是以臺積電的65nm低功率(LP)制程技術為基礎，可提供8kb內存容量，適合一些需要小型內存的應用，如MP3音樂下載的數字版權管理、RFID設備、指紋識別應用，以及預付卡或電話卡等。

65納米MTP制程使用low-k銅互連與鎳硅化合物晶體管互連建構了10層金屬層。該技術是完全還輯兼容的，且NVM內存也完全不需要額外的制程或光罩。采用這種制程的組件將可完全支持在-40℃~125℃溫度范圍內的讀取和編程，在125℃條件下數據可保存至少10年。

TSMC指出，這種65nm制程非常適合需要小型內存的多種應用。Virage Logic副總裁兼NVM方案部門總經理Yankin Tanurhan則表示，該公司與TSMC就這種新MTP制程的努力，將為亟需采用先進制程的市場區(qū)塊如安全與無線等領域帶來真正的NVM可編程技術。

Tanurhan指出，由于其AEON是以標準CMOS制程為基礎，因此它不需要額外的光罩或制程，進而消除了浮閘內存通常需要的制程步驟，這將有助減少所需投入的工程資源，包括將NVM整合進SoC設計中所需的相關成本在內。