AMAT與諾發(fā)3維封裝用Cu-TSV上的開(kāi)發(fā)競(jìng)爭(zhēng)激化

美國(guó)應(yīng)用材料（Applied Materials，AMAT）與美國(guó)諾發(fā)系統(tǒng)（Novellus Systems）在3維封裝用TSV（硅貫通過(guò)孔）技術(shù)上的開(kāi)發(fā)競(jìng)爭(zhēng)日益激烈。AMAT在TSV制造裝置產(chǎn)品種類中增加了絕緣膜形成用單葉式CVD裝置“Producer InVia”，使形成TSV的一連串工序所需的制造裝置得以配套齊全。而諾發(fā)正在推進(jìn)種子層等離子體CVD技術(shù)及與美國(guó)IBM聯(lián)手進(jìn)行的開(kāi)發(fā)。

3維封裝用TSV的工藝流程由以下工序組成：（1）開(kāi)通孔（Via Hole）的“蝕刻工序”；（2）為確保TSV與硅（Si）底板的電氣絕緣，而在孔的內(nèi)壁形成絕緣膜的“絕緣膜形成工序”；（3）將通孔填入金屬材料并制成TSV的“金屬填埋工序”，（4）去除附著在TSV以外部分多余金屬的“CMP（化學(xué)性機(jī)械研磨）工序”。其中（3）的金屬填埋工序采用銅（Cu）材料的TSV，又可分為在作為（3-1）：填入Cu時(shí)的成長(zhǎng)核部分上成膜的“Cu種子層成膜工序”和（3-2）：通孔中填入Cu的“鍍Cu工序”。（1）～（4）的工序密切相關(guān)，前面的工序會(huì)對(duì)后面的工序產(chǎn)生很大影響。例如，（1）的蝕刻所開(kāi)的通孔的表面形狀如果不良，（2）則的絕緣膜形成會(huì)困難，或形成的絕緣膜電氣特性會(huì)變差，又如（3-1）中形成的種子層的膜質(zhì)不良，或者膜厚不足，則（3-2）的電鍍工序中容易發(fā)生空孔，從而難以進(jìn)行填入技術(shù)開(kāi)發(fā)。

此次，AMAT面向（2）絕緣膜形成工序，制成了采用“Producer GT”平臺(tái)的單葉式CVD裝置。該裝置既滿足了熱平衡（Thermal Budget）的要求，又可在高寬比為10：1的過(guò)孔的側(cè)壁及底部使種子層均勻成膜。迄今面向（2）的絕緣膜形成工序有間歇式CVD和等離子體CVD等加工裝置。AMAT稱其制成的單葉式CVD裝置，與間歇式CVD裝置相比，吞吐量為8倍以上，成本為一半以下。特別是優(yōu)先考慮TSV的電氣特性而加厚絕緣膜時(shí)，其差別會(huì)更大。而與等離子體CVD裝置相比，其高寬比較大的過(guò)孔的能力上更勝一籌。

而諾發(fā)則在進(jìn)入2010年3月之后，接連發(fā)布了與（3-1）Cu種子層成膜工序相關(guān)的技術(shù)開(kāi)發(fā)成果和將與美國(guó)IBM聯(lián)手開(kāi)發(fā)整個(gè)TSV工藝的消息。前者對(duì)于高寬比為10：1的通孔，已確認(rèn)即使將種子層的膜厚減小到以往的1/4，在(3－2）Cu電鍍工序也不會(huì)發(fā)生空孔。種子層的成膜采用等離子體CVD。而與IBM聯(lián)手的開(kāi)發(fā)，將把日本諾發(fā)的Cu電鍍裝置“SABRE”以及采用絕緣膜形成用等離子體CVD裝置“VECTOR”等獨(dú)立的工藝技術(shù)，嵌入到IBM的3維封裝綜合工藝中加以評(píng)估。（記者：長(zhǎng)廣 恭明）