中科院微電子所22納米 CMOS工藝研發(fā)取得突破

近日，中國科學院微電子研究所集成電路先導工藝研發(fā)中心在22納米 CMOS關(guān)鍵技術(shù)先導研發(fā)上取得突破性進展，在國內(nèi)首次采用后高K工藝成功研制出包含先進的高K/金屬柵模塊的22納米柵長MOSFETs，器件性能表現(xiàn)良好。

22 納米 CMOS技術(shù)是全球正在研究開發(fā)的最新一代集成電路制造工藝，各國都投入了巨大資金力爭搶占技術(shù)制高點：Intel開發(fā)的基于三柵器件結(jié)構(gòu)的處理器已于近期實現(xiàn)量產(chǎn);IBM聯(lián)盟也于近期發(fā)布了采用22納米工藝生產(chǎn)的SRAM芯片;Global Foundries，IMEC，三星，Toshiba和臺積電也發(fā)布了各自的22納米制程技術(shù)。我國于2009年在國家科技重大專項支持下開始22納米關(guān)鍵技術(shù)先導研發(fā)，作為該項目牽頭單位，中科院微電子研究所集成電路先導工藝研發(fā)中心與項目聯(lián)合承擔單位北京大學、清華大學、復旦大學和中科院微系統(tǒng)所的項目組共同開展了系統(tǒng)的聯(lián)合攻關(guān)。經(jīng)過3年多辛勤努力，該項目于近期取得了突破性進展。

在22納米 CMOS技術(shù)節(jié)點，為了降低成本、減少功耗和提高器件性能，高K/金屬柵技術(shù)被廣泛引入，同時也對器件制造工藝及集成技術(shù)帶來了很大的挑戰(zhàn)，主要包括了以下幾個方面：一是界面工程，需要研究高K材料與硅溝道的界面態(tài)特性、應(yīng)力引入控制機制、影響載流子遷移率的原理機制等;二是柵工程，對高性能的NMOS和PMOS器件而言，篩選出具有合適功函數(shù)的金屬柵材料及堆疊結(jié)構(gòu)避免費米釘扎效應(yīng)，降低刻蝕工藝及集成技術(shù)的難度至關(guān)重要;三是需要實現(xiàn)超淺結(jié)的源漏工程，確保器件具有良好的短溝道效應(yīng)抑制特性和歐姆接觸。針對上述核心問題，項目組開展了系統(tǒng)的研究工作，在N型和P型MOS電容上均獲得了EOT≤8.5 ，漏電流降低3個數(shù)量級，金屬柵有效功函數(shù)距硅帶隙邊距離≤0.2eV的良好電學結(jié)果。成功研制出器件性能良好的22納米柵長MOSFET器件 (圖1)。其中，NMOS和PMOS的閾值電壓分別達到工業(yè)要求的0.3V 和-0.28V左右，在?Vdd?= 1V時飽和導通電流Ion (在沒有使用應(yīng)變硅增強技術(shù)的條件下)分別達到465A/m和368A/m，短溝道效應(yīng)得到很好的改善，亞閾值擺幅(SS)和漏致勢壘降低(DIBL)控制在85mV/dec和65mV以內(nèi)(圖2)，均滿足工業(yè)應(yīng)用標準。

在這一過程中，中科院微電子研究所與北京大學、清華大學、復旦大學以及中科院微系統(tǒng)所的聯(lián)合項目組完成了1369項專利申請(國際專利申請424項)，其中后高K/金屬柵工藝模塊及相關(guān)專利、金屬柵堆疊結(jié)構(gòu)及其專利等均已開始在國內(nèi)集成電路制造企業(yè)進行進一步的生產(chǎn)工藝開發(fā)，為我國在集成電路領(lǐng)域掌握自主知識產(chǎn)權(quán)，取得國際話語權(quán)奠定了基礎(chǔ)。

多年來，我國的集成電路先進制造工藝大多是在引進的核心知識產(chǎn)權(quán)上進行產(chǎn)品工藝開發(fā)，在全球產(chǎn)業(yè)鏈最先進工藝的開發(fā)上缺少布局和話語權(quán)。此次22納米關(guān)鍵技術(shù)先導研發(fā)是國內(nèi)第一次在全球最先進工藝技術(shù)代組織這么大規(guī)模的產(chǎn)學研聯(lián)合攻關(guān)，同期，國內(nèi)制造企業(yè)在進行28納米工藝開發(fā)，目標就是在22納米核心技術(shù)的知識產(chǎn)權(quán)中取得一席之地，讓我國集成電路制造產(chǎn)業(yè)進入22納米技術(shù)代時，開始擁有自己的話語權(quán)，該成果的取得也為我國繼續(xù)自主研發(fā)16納米及以下技術(shù)代的關(guān)鍵工藝提供了必要的技術(shù)支撐。結(jié)合國內(nèi)制造企業(yè)在28納米技術(shù)研發(fā)上取得的突破，表明我國已開始在全球尖端集成電路技術(shù)創(chuàng)新鏈中擁有了自己的地位。