阿爾特拉與英特爾合作，按產(chǎn)品區(qū)分對(duì)待14nm和20nm技術(shù)

大型FPGA供應(yīng)商阿爾特拉與全球最大規(guī)模的半導(dǎo)體企業(yè)英特爾日前宣布，雙方已達(dá)成一致，阿爾特拉今后的FPGA產(chǎn)品將采用英特爾的14nm工藝三柵極工藝技術(shù)制造。身為無(wú)廠半導(dǎo)體供應(yīng)商的阿爾特拉此前是委托全球最大規(guī)模的硅代工企業(yè)臺(tái)積電來(lái)生產(chǎn)FPGA。本站記者就阿爾特拉此次決定的背景以及今后的預(yù)測(cè)等，電話采訪了阿爾特拉產(chǎn)品和企業(yè)營(yíng)銷及技術(shù)服務(wù)副總裁VinceHu。（采訪人：大石基之，《日經(jīng)制造》）

問(wèn)：阿爾特拉的發(fā)布資料顯示，14nm產(chǎn)品將采用英特爾的三柵極工藝，而20nm產(chǎn)品將采用臺(tái)積電的平面工藝，強(qiáng)調(diào)了工藝技術(shù)的組合。對(duì)此我個(gè)人的理解是，在同一時(shí)期根據(jù)產(chǎn)品種類的不同區(qū)分使用14nm技術(shù)和20nm技術(shù)，是這樣嗎？

Hu：對(duì)，就是這個(gè)意思。英特爾為阿爾特拉啟動(dòng)14nm工藝的量產(chǎn)后，并不是說(shuō)我們所有的產(chǎn)品都會(huì)采用14nm工藝制造。當(dāng)然，本公司的高功能、高性能FPGA需要14nm工藝三柵極的性能。但另一方面，以低成本為賣點(diǎn)的FPGA等產(chǎn)品與高功能、高性能FPGA相比，就不需要那么尖端的半導(dǎo)體技術(shù)了。這是因?yàn)?，在電路?guī)模并不太大但I(xiàn)/O數(shù)量較多的半導(dǎo)體中，即使利用尖端半導(dǎo)體技術(shù)縮小了電路面積，也無(wú)法縮小I/O部分，因此有些時(shí)候無(wú)法削減芯片面積。這種“I/Olimited”產(chǎn)品有時(shí)無(wú)需14nm工藝，利用20nm工藝半導(dǎo)體技術(shù)制造最合適。甚至根據(jù)電路規(guī)模的不同，也許有的產(chǎn)品連20nm工藝都沒(méi)必要，用28nm工藝就足夠了。今后將迎來(lái)根據(jù)產(chǎn)品區(qū)分使用不同工藝技術(shù)節(jié)點(diǎn)的時(shí)代。

問(wèn)：阿爾特拉此前常在同一技術(shù)集合中區(qū)分使用多種工藝選項(xiàng)。例如在28nm工藝中，面向高性能、高功能的FPGA使用28nmHighPerformance（28HP）工藝技術(shù)，而面向低成本FPGA使用28nmLowPower（28LP）工藝技術(shù)。阿爾特拉此次決定采用的英特爾的14nm三柵極工藝將會(huì)采用哪種工藝選項(xiàng)。

Hu：我們采用的英特爾工藝選項(xiàng)只有一種，那就是英特爾的微處理器用標(biāo)準(zhǔn)工藝。利用該標(biāo)準(zhǔn)工藝的好處是，在英特爾于全球建設(shè)的任何一家工廠都能制造出品質(zhì)和特性鮮有不均的FPGA。

問(wèn)：像臺(tái)積電這樣的硅代工企業(yè)會(huì)為阿爾特拉這樣的大客戶分配專用生產(chǎn)線等，以確?？蛻羲璧漠a(chǎn)能。而像英特爾這樣自己也有半導(dǎo)體產(chǎn)品的半導(dǎo)體企業(yè)，有時(shí)可能會(huì)根據(jù)供求平衡，優(yōu)先生產(chǎn)自家的產(chǎn)品。對(duì)于這種可能性，英特爾是否向阿爾特拉做了“量”的保證？

Hu：首先，英特爾采取的是在多家半導(dǎo)體工廠使用同一工藝技術(shù)的“CopyExactly”戰(zhàn)略，這樣就可以在多家工廠制造相同的產(chǎn)品，因此本來(lái)就很難出現(xiàn)產(chǎn)能不足的問(wèn)題。而且，與英特爾生產(chǎn)的微處理器的數(shù)量相比，我們所需的FPGA的數(shù)量并不多。從這些方面來(lái)考慮，應(yīng)該能確保我們所需的量。不過(guò)，我們?cè)?4nm工藝方面選擇英特爾作為合作伙伴并不是站在該公司是否為專業(yè)硅代工企業(yè)的立場(chǎng)，而是在思考哪家企業(yè)擁有最適合開(kāi)發(fā)新一代產(chǎn)品的技術(shù)時(shí)，答案只有英特爾。

問(wèn)：請(qǐng)介紹一下阿爾特拉與臺(tái)積電的合作關(guān)系。兩公司共同開(kāi)發(fā)出了可實(shí)現(xiàn)異構(gòu)3D（三維IC）的CoWoS（Chip-on-Wafer-on-Substrate）工藝技術(shù)。雙方的關(guān)系今后會(huì)如何發(fā)展？

Hu：阿爾特拉已經(jīng)宣布在20nm工藝FPGA中導(dǎo)入異構(gòu)3D技術(shù)。這是利用三維連接芯片的方法，將FPGA、ASIC、存儲(chǔ)器和光模塊等集成在同一封裝中的技術(shù)。的確，CoWoS是臺(tái)積電的技術(shù)，我們會(huì)在20nm工藝中采用該技術(shù)實(shí)現(xiàn)異構(gòu)3D。而在14nm工藝中，會(huì)采用英特爾的封裝技術(shù)實(shí)現(xiàn)異構(gòu)3D。英特爾也擁有自主開(kāi)發(fā)的世界級(jí)3D封裝技術(shù)，我們可以利用該技術(shù)。