聯(lián)電聯(lián)手SuVolta開發(fā)28nm低功耗制程技術(shù)
[導(dǎo)讀]聯(lián)華電子(UMC)與新創(chuàng)公司SuVolta宣布聯(lián)手開發(fā)28nm低功耗制程技術(shù)，瞄準(zhǔn)行動(dòng)應(yīng)用。該制程將SuVolta的深度耗盡信道(Deeply Depleted Channel；DDC)晶體管技術(shù)整合到聯(lián)電的28奈米High-K/Metal Gate (HKMG)高效能行動(dòng)(HP
聯(lián)華電子(UMC)與新創(chuàng)公司SuVolta宣布聯(lián)手開發(fā)28nm低功耗制程技術(shù)，瞄準(zhǔn)行動(dòng)應(yīng)用。該制程將SuVolta的深度耗盡信道(Deeply Depleted Channel；DDC)晶體管技術(shù)整合到聯(lián)電的28奈米High-K/Metal Gate (HKMG)高效能行動(dòng)(HPM)制程。SuVolta與聯(lián)電正密切合作，利用DDC技術(shù)的優(yōu)勢(shì)來(lái)降低功耗，并提高SRAM的低電壓效能。
SuVolta表示，采用該公司DDC晶體管技術(shù)以65nm平面CMOS制程制造的ARM Cortex-Mo處理器核心，可實(shí)現(xiàn)最低功耗水準(zhǔn)。 DDC技術(shù)采用摻雜技術(shù)開發(fā)電晶體基底平面，從而可為目前的FDSOI與FinFET制程帶來(lái)一種可打造低功耗邏輯晶體管的替代方式。SuVolta的DDC技術(shù)可實(shí)現(xiàn)類似FDSOI制程的結(jié)果，但卻能避免使用SOI初始晶圓的高額成本。
SuVolta表示，該公司目前已經(jīng)與業(yè)界主要的半導(dǎo)體制造商共同展開6項(xiàng)DDC計(jì)劃部署了，包括從65nm到20nm制程。SuVolta先前曾與Fujitsu Semiconductor合作，后來(lái)也傳與Globalfoundries聯(lián)手。該公司不只在行動(dòng)應(yīng)用處理器看到了巨大的市場(chǎng)機(jī)會(huì)，同時(shí)也著眼于DRAM 、影像與微控制器等可發(fā)揮其降低內(nèi)存功耗的領(lǐng)域。
SuVolta DDC PowerShrink低功耗技術(shù)與65nm平面CMOS制程比較（來(lái)源：SuVolta）
根據(jù)SuVolta表示，相較于同樣采用65nm CMOS制程且作業(yè)于1.2V電壓的ARM Cortex-M0處理器，利用DDC晶體管的ARM處理器在0.9 V作業(yè)時(shí)的建置更具優(yōu)勢(shì)，包括在相同350MHz時(shí)脈頻率時(shí)的功耗更低50%；在相同功耗條件時(shí)，時(shí)脈頻率更增加35%；或在相同工作電壓時(shí)實(shí)現(xiàn)更高55%的時(shí)脈頻率。
ARM處理器部門策略與行銷副總裁Noel Hurley表示：“ARM的傳承基于低功耗，因此能進(jìn)一步改進(jìn)功耗的技術(shù)，如SuVolta的DDC總是深受ARM及其合作伙伴的歡迎。SuVolta展示了DDC技術(shù)在ARM處理器的應(yīng)用，可進(jìn)一步降低功耗或顯著提高效能。隨著物聯(lián)網(wǎng)的擴(kuò)展，可應(yīng)用于傳感器和其它組件的創(chuàng)新型超低功耗技術(shù)對(duì)于確立ARM在這場(chǎng)機(jī)遇中的主導(dǎo)地位至關(guān)重要?！?br> 聯(lián)電則與SuVolta共同利用DDC技術(shù)提供兩種高度靈活的應(yīng)用方式：透過(guò)DDC PowerShrink低功耗平臺(tái)，所有晶體管都能用 DDC技術(shù)實(shí)現(xiàn)最佳功耗與效能優(yōu)勢(shì)；以及透過(guò)DDC DesignBoost 晶體管調(diào)換選項(xiàng)，以DDC晶體管取代現(xiàn)有設(shè)計(jì)中部分晶體管。該選項(xiàng)的典型應(yīng)用是用DDC晶體管取代泄漏功耗大的晶體管來(lái)降低泄漏，或者取代SRAM位單元晶體管從而提高效能并降低最低工作電壓(Vmin)。
聯(lián)電先進(jìn)技術(shù)開發(fā)處副總游萃蓉表示，在接下來(lái)的幾周或者幾個(gè)月，可望看到聯(lián)電與SuVolta共同開發(fā)的結(jié)果，從而進(jìn)一步驗(yàn)證 DDC 技術(shù)為聯(lián)電28奈米 HKMG 制程帶來(lái)的功耗與效能優(yōu)勢(shì)。透過(guò)將SuVolta的先進(jìn)技術(shù)導(dǎo)入聯(lián)電HKMG制程，聯(lián)電將提供28奈米行動(dòng)運(yùn)算制程平臺(tái)，以完善現(xiàn)有的Poly-SiON及HKMG技術(shù)?！?br> SuVolta公司行銷與業(yè)務(wù)開發(fā)副總裁Jeff Lewis預(yù)計(jì)，SuVolta DDC技術(shù)與聯(lián)電28nmHKMG制程的整合過(guò)程可能花費(fèi)一年的時(shí)間，其間將采用ARM測(cè)試芯片也是這項(xiàng)合作關(guān)系的一部分。預(yù)計(jì)該制程技術(shù)可在2014年提供給第三方廠商使用，并于2015年量產(chǎn)芯片。
Semico Research公司市場(chǎng)分析Rich Wawrzyniak表示，SuVolta的技術(shù)采用平面CMOS晶體管與Bulk CMOS制程，在提高性能的同時(shí)也降低了主動(dòng)功耗與待機(jī)功耗。IHS公司分析師Len Jelinek則表示，“DDC技術(shù)可實(shí)現(xiàn)微縮至更小制程節(jié)點(diǎn)的好處，而不至于明顯增加設(shè)計(jì)成本，或移植到3D或FDSOI等新制程技術(shù)?！?br> SuVolta還宣布聘請(qǐng)Louis Parrillo作為該公司運(yùn)營(yíng)長(zhǎng)(COO)，主導(dǎo)SuVolta DDC技術(shù)與幾家合作伙伴的整合計(jì)劃。Louis Parrillo曾經(jīng)任職Unity Semiconductor、Freescale、Spansion與Motorola等公司。
SuVolta表示，采用該公司DDC晶體管技術(shù)以65nm平面CMOS制程制造的ARM Cortex-Mo處理器核心，可實(shí)現(xiàn)最低功耗水準(zhǔn)。 DDC技術(shù)采用摻雜技術(shù)開發(fā)電晶體基底平面，從而可為目前的FDSOI與FinFET制程帶來(lái)一種可打造低功耗邏輯晶體管的替代方式。SuVolta的DDC技術(shù)可實(shí)現(xiàn)類似FDSOI制程的結(jié)果，但卻能避免使用SOI初始晶圓的高額成本。
SuVolta表示，該公司目前已經(jīng)與業(yè)界主要的半導(dǎo)體制造商共同展開6項(xiàng)DDC計(jì)劃部署了，包括從65nm到20nm制程。SuVolta先前曾與Fujitsu Semiconductor合作，后來(lái)也傳與Globalfoundries聯(lián)手。該公司不只在行動(dòng)應(yīng)用處理器看到了巨大的市場(chǎng)機(jī)會(huì)，同時(shí)也著眼于DRAM 、影像與微控制器等可發(fā)揮其降低內(nèi)存功耗的領(lǐng)域。
SuVolta DDC PowerShrink低功耗技術(shù)與65nm平面CMOS制程比較（來(lái)源：SuVolta）
根據(jù)SuVolta表示，相較于同樣采用65nm CMOS制程且作業(yè)于1.2V電壓的ARM Cortex-M0處理器，利用DDC晶體管的ARM處理器在0.9 V作業(yè)時(shí)的建置更具優(yōu)勢(shì)，包括在相同350MHz時(shí)脈頻率時(shí)的功耗更低50%；在相同功耗條件時(shí)，時(shí)脈頻率更增加35%；或在相同工作電壓時(shí)實(shí)現(xiàn)更高55%的時(shí)脈頻率。
ARM處理器部門策略與行銷副總裁Noel Hurley表示：“ARM的傳承基于低功耗，因此能進(jìn)一步改進(jìn)功耗的技術(shù)，如SuVolta的DDC總是深受ARM及其合作伙伴的歡迎。SuVolta展示了DDC技術(shù)在ARM處理器的應(yīng)用，可進(jìn)一步降低功耗或顯著提高效能。隨著物聯(lián)網(wǎng)的擴(kuò)展，可應(yīng)用于傳感器和其它組件的創(chuàng)新型超低功耗技術(shù)對(duì)于確立ARM在這場(chǎng)機(jī)遇中的主導(dǎo)地位至關(guān)重要?！?br> 聯(lián)電則與SuVolta共同利用DDC技術(shù)提供兩種高度靈活的應(yīng)用方式：透過(guò)DDC PowerShrink低功耗平臺(tái)，所有晶體管都能用 DDC技術(shù)實(shí)現(xiàn)最佳功耗與效能優(yōu)勢(shì)；以及透過(guò)DDC DesignBoost 晶體管調(diào)換選項(xiàng)，以DDC晶體管取代現(xiàn)有設(shè)計(jì)中部分晶體管。該選項(xiàng)的典型應(yīng)用是用DDC晶體管取代泄漏功耗大的晶體管來(lái)降低泄漏，或者取代SRAM位單元晶體管從而提高效能并降低最低工作電壓(Vmin)。
聯(lián)電先進(jìn)技術(shù)開發(fā)處副總游萃蓉表示，在接下來(lái)的幾周或者幾個(gè)月，可望看到聯(lián)電與SuVolta共同開發(fā)的結(jié)果，從而進(jìn)一步驗(yàn)證 DDC 技術(shù)為聯(lián)電28奈米 HKMG 制程帶來(lái)的功耗與效能優(yōu)勢(shì)。透過(guò)將SuVolta的先進(jìn)技術(shù)導(dǎo)入聯(lián)電HKMG制程，聯(lián)電將提供28奈米行動(dòng)運(yùn)算制程平臺(tái)，以完善現(xiàn)有的Poly-SiON及HKMG技術(shù)?！?br> SuVolta公司行銷與業(yè)務(wù)開發(fā)副總裁Jeff Lewis預(yù)計(jì)，SuVolta DDC技術(shù)與聯(lián)電28nmHKMG制程的整合過(guò)程可能花費(fèi)一年的時(shí)間，其間將采用ARM測(cè)試芯片也是這項(xiàng)合作關(guān)系的一部分。預(yù)計(jì)該制程技術(shù)可在2014年提供給第三方廠商使用，并于2015年量產(chǎn)芯片。
Semico Research公司市場(chǎng)分析Rich Wawrzyniak表示，SuVolta的技術(shù)采用平面CMOS晶體管與Bulk CMOS制程，在提高性能的同時(shí)也降低了主動(dòng)功耗與待機(jī)功耗。IHS公司分析師Len Jelinek則表示，“DDC技術(shù)可實(shí)現(xiàn)微縮至更小制程節(jié)點(diǎn)的好處，而不至于明顯增加設(shè)計(jì)成本，或移植到3D或FDSOI等新制程技術(shù)?！?br> SuVolta還宣布聘請(qǐng)Louis Parrillo作為該公司運(yùn)營(yíng)長(zhǎng)(COO)，主導(dǎo)SuVolta DDC技術(shù)與幾家合作伙伴的整合計(jì)劃。Louis Parrillo曾經(jīng)任職Unity Semiconductor、Freescale、Spansion與Motorola等公司。
下載文檔
