Xilinx與臺(tái)積電攜手以16奈米FinFET制程打造FPGA

時(shí)間：2013-05-31 05:14:00

關(guān)鍵字： FPGA Xilinx 臺(tái)積電 FINFET

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]美商賽靈思(Xilinx)與晶圓代工大廠臺(tái)積電(TSMC)共同宣布聯(lián)手推動(dòng)一項(xiàng)賽靈思稱之為「FinFast」的專案計(jì)劃，采用臺(tái)積電先進(jìn)的 16奈米 FinFET (16FinFET)制程技術(shù)，打造號(hào)稱具備最快上市速度及最高效能優(yōu)勢(shì)的可編程邏輯

美商賽靈思(Xilinx)與晶圓代工大廠臺(tái)積電(TSMC)共同宣布聯(lián)手推動(dòng)一項(xiàng)賽靈思稱之為「FinFast」的專案計(jì)劃，采用臺(tái)積電先進(jìn)的 16奈米 FinFET (16FinFET)制程技術(shù)，打造號(hào)稱具備最快上市速度及最高效能優(yōu)勢(shì)的可編程邏輯閘陣列(FPGA)元件。
雙方將投入所需資源組成一支專屬團(tuán)隊(duì)，針對(duì) FinFET 制程與賽靈思的 UltraScale 架構(gòu)共同進(jìn)行最佳化；基于此項(xiàng)計(jì)劃，16FinFET測(cè)試晶片預(yù)計(jì)今年稍后推出，而首款產(chǎn)品將于2014年問(wèn)世。此外，兩家公司亦共同合作藉助臺(tái)積電的 CoWoS 三維積體電路(3D IC)制造流程以實(shí)現(xiàn)最高層級(jí)的 3D IC 系統(tǒng)整合及系統(tǒng)級(jí)效能，雙方在此領(lǐng)域合作的相關(guān)產(chǎn)品將稍后擇期另行宣布。

臺(tái)積電最近宣布將 16 FinFET 制程技術(shù)的生產(chǎn)時(shí)程提前到2013年，賽靈思與臺(tái)積電的合作除了可受惠于該制程生產(chǎn)進(jìn)度加快之外，亦享有臺(tái)積電16FinFET技術(shù)所帶來(lái)的高效能與省電優(yōu)勢(shì)。

賽靈思與臺(tái)積電合作將高階FPGA的各項(xiàng)需求導(dǎo)入FinFET的開發(fā)過(guò)程，誠(chéng)如其在28HPL與20SoC制程開發(fā)時(shí)的做法一樣；雙方將進(jìn)一步針對(duì)臺(tái)積電的制程技術(shù)、賽靈思的UltraScale架構(gòu)與新世代開發(fā)工具共同進(jìn)行最佳化以獲取最佳成果。

UltraScale為賽靈思全新的ASIC等級(jí)架構(gòu)，能針對(duì)從20奈米平面式制程到16奈米以及更先進(jìn)的FinFET制程進(jìn)行微縮，亦可透過(guò)3D IC技術(shù)進(jìn)行系統(tǒng)單晶片的微縮。