催生先進(jìn)制程IC EDA廠擴(kuò)大ARM/晶圓廠合作
益華全球營(yíng)運(yùn)高級(jí)副總裁黃小立表示,安謀國(guó)際、Imagination等處理器矽智財(cái)(IP)架構(gòu)較為復(fù)雜,且多屬特殊、高階制程的應(yīng)用范疇,所以EDA工具供應(yīng)商與矽智財(cái)廠商的合作將會(huì)持續(xù)擴(kuò)大。因此EDA廠商可透過與矽智財(cái)廠商攜手結(jié)盟,再與晶圓廠進(jìn)行合作,來幫助IC設(shè)計(jì)廠商縮短晶片設(shè)計(jì)時(shí)間和成本。
據(jù)了解,益華透過RTL-to-sign off流程,再與安謀國(guó)際Cortex-A7處理器共同進(jìn)行測(cè)試工作,目前已幫助IC設(shè)計(jì)廠商的測(cè)試晶片以三星14奈米(nm)鰭式電晶體(FinFET)制程進(jìn)入試產(chǎn)階段,使得這些廠商在邁入下一代先進(jìn)制程能更加省時(shí)、省力。
除益華之外,新思日前亦與安謀國(guó)際進(jìn)行合作,推出VDK系列EDA工具--Virtualizer Development Kit,該工具可幫助IC設(shè)計(jì)廠商開發(fā)基于ARMv8核心的系統(tǒng)單晶片,并透過加速操作系統(tǒng)、設(shè)備驅(qū)動(dòng)程序和其他元件的開發(fā),縮短晶片上市時(shí)程。
另一方面,由于先進(jìn)20/14奈米FinFET制程,將使設(shè)計(jì)工程師面臨布局依賴效應(yīng)(LDE)、雙重曝光(Double Patterning)等技術(shù)上的挑戰(zhàn),而導(dǎo)致晶片尺寸與功耗無法有效降低,因此晶圓廠與EDA廠商的合作亦將日益緊密,以確保晶片制造過程更加順利。
目前格羅方德和三星均與益華、新思和明導(dǎo)在先進(jìn)20/14奈米FinFET制程進(jìn)行合作。其中,格羅方德導(dǎo)入益華的Virtuoso Advanced Node先進(jìn)制程工具,以提供IC設(shè)計(jì)廠商SKILL-based制程設(shè)計(jì)套件(PDK),進(jìn)而改善設(shè)計(jì)啟動(dòng)(Start-up)時(shí)間,進(jìn)而提升設(shè)計(jì)品質(zhì)。