SoC已有眉目微細(xì)化至10nm無(wú)需3D晶體管
[導(dǎo)讀]SoC（system on a chip）是智能手機(jī)及平板電腦等移動(dòng)產(chǎn)品的心臟。推動(dòng)其低成本化和高性能化的微細(xì)化技術(shù)又有了新選擇。那就是最近意法半導(dǎo)體（ST）已開(kāi)始面向28nm工藝SoC量產(chǎn)的完全耗盡型SOI（fully depleted silico
SoC（system on a chip）是智能手機(jī)及平板電腦等移動(dòng)產(chǎn)品的心臟。推動(dòng)其低成本化和高性能化的微細(xì)化技術(shù)又有了新選擇。那就是最近意法半導(dǎo)體（ST）已開(kāi)始面向28nm工藝SoC量產(chǎn)的完全耗盡型SOI（fully depleted silicon on insulator：FDSOI）技術(shù)。
意法半導(dǎo)體的Philippe Magarshack
如果采用FDSOI技術(shù)，無(wú)需使晶體管立體化便可繼續(xù)推進(jìn)SoC微細(xì)化至10nm工藝左右。由于可以沿用原有半導(dǎo)體制造技術(shù)和設(shè)計(jì)技術(shù)，因此無(wú)需很多成本即可繼續(xù)推進(jìn)微細(xì)化（圖1）。對(duì)于希望今后仍長(zhǎng)期享受SoC微細(xì)化恩惠的設(shè)備廠商等來(lái)說(shuō)，這將是很好的選擇。
在成本和性能方面優(yōu)于FinFET
FDSOI是用很薄的氧化膜（buried oxide：BOX）將晶體管的管體（溝道）和Si基板隔開(kāi)，將管體減薄至幾nm厚，從而使溝道完全耗盡的技術(shù)（圖2）注1）。這與溝道立體化以使其耗盡的三維晶體管（FinFET）一樣，能夠有效抑制隨著柵極長(zhǎng)度變短、漏電流增大的短溝道效應(yīng)。
注1）溝道耗盡是指變成電子和空穴等載流子基本不存在的狀態(tài)。
FinFET不具備而FDSOI具備的優(yōu)點(diǎn)是能夠跟原來(lái)的Bulk CMOS技術(shù)一樣保持平面晶體管的構(gòu)造。FDSOI與FinFET相比，“制造工序減少，工藝成本大幅降低，還能直接沿用Bulk CMOS的設(shè)計(jì)技術(shù)”（意法半導(dǎo)體設(shè)計(jì)與服務(wù)執(zhí)行副總裁Philippe Magarshack）。
制造FDSOI需要比Si基板貴的SOI基板，因此制造成本與Bulk CMOS差不多。能使用原有設(shè)計(jì)技術(shù)是與需要大幅改變?cè)O(shè)計(jì)工具和電路布局的FinFET最大的區(qū)別。因?yàn)槟軠p小電路設(shè)計(jì)方面的限制，集成度也容易提高。
圖1：14nm工藝以后仍保持平面晶體管
意法半導(dǎo)體將采用FDSOI技術(shù)使平面構(gòu)造的晶體管延續(xù)到10nm工藝。2014年將量產(chǎn)14nm工藝技術(shù)，2016年將量產(chǎn)10nm工藝技術(shù)。（圖由《日經(jīng)電子》根據(jù)意法半導(dǎo)體的資料制作）
圖2：能夠兼顧低成本和高性能
采用FDSOI技術(shù)的晶體管能夠沿用Bulk CMOS技術(shù)使用的很多制造工藝和設(shè)計(jì)技術(shù)（a）。工作性能超越Bulk CMOS，驅(qū)動(dòng)電壓低時(shí)性能尤為出色（b）。（圖由《日經(jīng)電子》根據(jù)意法半導(dǎo)體的資料制作）
在工作速度和耗電量等性能方面，意法半導(dǎo)體的Magarshack認(rèn)為“FDSOI比FinFET更有優(yōu)勢(shì)”。FinFET隨著溝道的立體化，寄生電容增大，工作速度容易降低，而FDSOI可以避免這一問(wèn)題。另外，除柵極電極側(cè)以外，還可通過(guò)超薄的BOX層由基板側(cè)動(dòng)態(tài)施加偏壓，因此閾值電壓的控制性好。在驅(qū)動(dòng)電壓低、容易出現(xiàn)閾值電壓偏差問(wèn)題的移動(dòng)產(chǎn)品用SoC中，這一特點(diǎn)可以充分發(fā)揮作用。
確立管體膜厚的控制技術(shù)
不過(guò)，F(xiàn)DSOI在量產(chǎn)時(shí)間上落后于FinFET。美國(guó)英特爾已從2012年在22nm工藝微處理器中采用了FinFET，臺(tái)灣臺(tái)積電（TSMC）等代工企業(yè)也準(zhǔn)備在2014年開(kāi)始量產(chǎn)的16～14nm工藝中采用FinFET。
FDSOI原來(lái)面臨的課題是很難控制只有幾nm的管體厚度。由于管體厚度是決定閾值電壓等晶體管特性的參數(shù)，因此每次技術(shù)更新?lián)Q代，都要減薄厚度。隨著微細(xì)化的發(fā)展，技術(shù)難度加大，難以進(jìn)一步減薄。
意法半導(dǎo)體此次通過(guò)與法國(guó)知名SOI基板制造商Soitec公司、法國(guó)研究開(kāi)發(fā)機(jī)構(gòu)CEA-Leti及開(kāi)發(fā)CMOS工藝的合作伙伴美國(guó)IBM等合作解決了這一問(wèn)題，“確信能夠微細(xì)化到10nm工藝”（Magarshack）。
首先將應(yīng)用于智能手機(jī)SoC
FDSOI技術(shù)將首先應(yīng)用于智能手機(jī)及平板電腦的SoC。意法半導(dǎo)體的合資子公司瑞士ST-Ericsson將在2012年內(nèi)推出的28nm工藝SoC中采用該技術(shù)注2）。
注2）針對(duì)該SoC的技術(shù)詳情已經(jīng)在2012年12月10～12日于美國(guó)舊金山舉行的“IEDM（International Electron Devices Meeting） 2012”上公布。
意法半導(dǎo)體今后將在該公司針對(duì)數(shù)碼相機(jī)及游戲機(jī)等的SoC上采用FDSOI技術(shù)，并向美國(guó)GLOBALFOUNDRIES公司提供了制造技術(shù)，以便外部的設(shè)備廠商及半導(dǎo)體廠商采用該技術(shù)。GLOBALFOUNDRIES公司計(jì)劃“從2013年7～9月開(kāi)始提供28nm工藝的FDSOI技術(shù)”（該公司全球銷售與營(yíng)銷執(zhí)行副總裁Michael Noonen）。（記者：大下 淳一，《日經(jīng)電子》）
意法半導(dǎo)體的Philippe Magarshack
如果采用FDSOI技術(shù)，無(wú)需使晶體管立體化便可繼續(xù)推進(jìn)SoC微細(xì)化至10nm工藝左右。由于可以沿用原有半導(dǎo)體制造技術(shù)和設(shè)計(jì)技術(shù)，因此無(wú)需很多成本即可繼續(xù)推進(jìn)微細(xì)化（圖1）。對(duì)于希望今后仍長(zhǎng)期享受SoC微細(xì)化恩惠的設(shè)備廠商等來(lái)說(shuō)，這將是很好的選擇。
在成本和性能方面優(yōu)于FinFET
FDSOI是用很薄的氧化膜（buried oxide：BOX）將晶體管的管體（溝道）和Si基板隔開(kāi)，將管體減薄至幾nm厚，從而使溝道完全耗盡的技術(shù)（圖2）注1）。這與溝道立體化以使其耗盡的三維晶體管（FinFET）一樣，能夠有效抑制隨著柵極長(zhǎng)度變短、漏電流增大的短溝道效應(yīng)。
注1）溝道耗盡是指變成電子和空穴等載流子基本不存在的狀態(tài)。
FinFET不具備而FDSOI具備的優(yōu)點(diǎn)是能夠跟原來(lái)的Bulk CMOS技術(shù)一樣保持平面晶體管的構(gòu)造。FDSOI與FinFET相比，“制造工序減少，工藝成本大幅降低，還能直接沿用Bulk CMOS的設(shè)計(jì)技術(shù)”（意法半導(dǎo)體設(shè)計(jì)與服務(wù)執(zhí)行副總裁Philippe Magarshack）。
制造FDSOI需要比Si基板貴的SOI基板，因此制造成本與Bulk CMOS差不多。能使用原有設(shè)計(jì)技術(shù)是與需要大幅改變?cè)O(shè)計(jì)工具和電路布局的FinFET最大的區(qū)別。因?yàn)槟軠p小電路設(shè)計(jì)方面的限制，集成度也容易提高。
圖1：14nm工藝以后仍保持平面晶體管
意法半導(dǎo)體將采用FDSOI技術(shù)使平面構(gòu)造的晶體管延續(xù)到10nm工藝。2014年將量產(chǎn)14nm工藝技術(shù)，2016年將量產(chǎn)10nm工藝技術(shù)。（圖由《日經(jīng)電子》根據(jù)意法半導(dǎo)體的資料制作）
圖2：能夠兼顧低成本和高性能
采用FDSOI技術(shù)的晶體管能夠沿用Bulk CMOS技術(shù)使用的很多制造工藝和設(shè)計(jì)技術(shù)（a）。工作性能超越Bulk CMOS，驅(qū)動(dòng)電壓低時(shí)性能尤為出色（b）。（圖由《日經(jīng)電子》根據(jù)意法半導(dǎo)體的資料制作）
在工作速度和耗電量等性能方面，意法半導(dǎo)體的Magarshack認(rèn)為“FDSOI比FinFET更有優(yōu)勢(shì)”。FinFET隨著溝道的立體化，寄生電容增大，工作速度容易降低，而FDSOI可以避免這一問(wèn)題。另外，除柵極電極側(cè)以外，還可通過(guò)超薄的BOX層由基板側(cè)動(dòng)態(tài)施加偏壓，因此閾值電壓的控制性好。在驅(qū)動(dòng)電壓低、容易出現(xiàn)閾值電壓偏差問(wèn)題的移動(dòng)產(chǎn)品用SoC中，這一特點(diǎn)可以充分發(fā)揮作用。
確立管體膜厚的控制技術(shù)
不過(guò)，F(xiàn)DSOI在量產(chǎn)時(shí)間上落后于FinFET。美國(guó)英特爾已從2012年在22nm工藝微處理器中采用了FinFET，臺(tái)灣臺(tái)積電（TSMC）等代工企業(yè)也準(zhǔn)備在2014年開(kāi)始量產(chǎn)的16～14nm工藝中采用FinFET。
FDSOI原來(lái)面臨的課題是很難控制只有幾nm的管體厚度。由于管體厚度是決定閾值電壓等晶體管特性的參數(shù)，因此每次技術(shù)更新?lián)Q代，都要減薄厚度。隨著微細(xì)化的發(fā)展，技術(shù)難度加大，難以進(jìn)一步減薄。
意法半導(dǎo)體此次通過(guò)與法國(guó)知名SOI基板制造商Soitec公司、法國(guó)研究開(kāi)發(fā)機(jī)構(gòu)CEA-Leti及開(kāi)發(fā)CMOS工藝的合作伙伴美國(guó)IBM等合作解決了這一問(wèn)題，“確信能夠微細(xì)化到10nm工藝”（Magarshack）。
首先將應(yīng)用于智能手機(jī)SoC
FDSOI技術(shù)將首先應(yīng)用于智能手機(jī)及平板電腦的SoC。意法半導(dǎo)體的合資子公司瑞士ST-Ericsson將在2012年內(nèi)推出的28nm工藝SoC中采用該技術(shù)注2）。
注2）針對(duì)該SoC的技術(shù)詳情已經(jīng)在2012年12月10～12日于美國(guó)舊金山舉行的“IEDM（International Electron Devices Meeting） 2012”上公布。
意法半導(dǎo)體今后將在該公司針對(duì)數(shù)碼相機(jī)及游戲機(jī)等的SoC上采用FDSOI技術(shù)，并向美國(guó)GLOBALFOUNDRIES公司提供了制造技術(shù)，以便外部的設(shè)備廠商及半導(dǎo)體廠商采用該技術(shù)。GLOBALFOUNDRIES公司計(jì)劃“從2013年7～9月開(kāi)始提供28nm工藝的FDSOI技術(shù)”（該公司全球銷售與營(yíng)銷執(zhí)行副總裁Michael Noonen）。（記者：大下 淳一，《日經(jīng)電子》）
下載文檔
