臺積電研究發(fā)展副總經理侯永清表示，臺積電在開放創(chuàng)新平臺(Open Innovation Platform, OIP)架構中，支援20奈米與CoWoS制程的設計環(huán)境已準備就緒；并已發(fā)展兩套先進設計參考流程，將助力IC設計業(yè)者加速切入20奈米及3D IC設計。
事實上，近期晶圓代工廠在先進制程的炮火已日益猛烈。其中，格羅方德不僅宣稱已拿下超過百件28奈米設計定案(Tape Out)，且今年上半年營收也擠下聯電，成為全球第二大晶圓代工廠。此外，格羅方德近期還揭露一項新計劃，預計在2014年以3D鰭式電晶體(FinFET)打造14奈米與20奈米混合制程--14nm-XM技術，足見其擴張事業(yè)版圖的企圖心。
至于聯電則致力擴充40、28奈米產能搶市，并已取得IBM的20奈米、FinFET技術授權，加緊布局先進制程；同時，也正緊鑼密鼓部署3D IC矽穿孔(TSV)量產服務。據了解，今年第四季聯電28奈米制程營收，可望達到該公司整體營收5%的水準，未來幾年也將在20奈米以下制程領域大顯身手，搶占市場商機。
侯永清指出，對臺積電及其開放創(chuàng)新平臺設計生態(tài)環(huán)境伙伴而言，首要目標在于能及早催生先進的矽晶片生產技術，以協助終端客戶打造功能更出色的產品。隨著臺積電勾勒出20奈米先進制程與3D IC生產制造模式，對實現此一目標將大有助益。
臺積電20奈米參考流程已經過驗證，將提供客戶雙重曝光技術(Double Patterning Technology, DPT)所需的布局與配線(Place and Route)、時序(Timing)、實體驗證(Physical Verification)、可制造性設計(DFM)及電子設計自動化(EDA)工具等知識，協助客戶順利以臺積電20奈米制程開發(fā)新一代晶片，并降低設計復雜度及提高精確性。
另一方面，臺積電CoWoS參考流程亦通過矽晶片驗證，可順利整合并堆疊異質晶片，以因應高頻寬、低功耗產品設計需求；同時讓晶片商受惠于現成的EDA工具、晶片連接訊號一致性、熱分析，以及晶片級(Die-level)與堆疊級(Stacking-level)測試所需的整合式3D IC電路測試方法，加速產品上市。
下載文檔
