聯(lián)電3D IC年底產(chǎn)品級(jí)封測(cè)

聯(lián)電(2303-TW)(UMC-US)于SEMICON臺(tái)灣展會(huì)期間發(fā)表3D IC 技術(shù)趨勢(shì)與進(jìn)展。聯(lián)電企業(yè)行銷總監(jiān)黃克勤表示，聯(lián)電克服開發(fā)初期制程問題，今年年底3D IC將進(jìn)行產(chǎn)品級(jí)封裝與測(cè)試。

他說明了聯(lián)電在3D IC方面的最新進(jìn)展。

聯(lián)電3D IC是以Via-middle制程為基礎(chǔ)，從今年初開始進(jìn)行TSV制程最佳化，預(yù)計(jì)今年底進(jìn)行產(chǎn)品級(jí)的封裝與測(cè)試以及可靠性評(píng)估。

他表示，雖然在開發(fā)初期曾遭遇銅填充、金屬堆疊等TSV完整性制程問題，但現(xiàn)在都已經(jīng)克服。

他強(qiáng)調(diào)，運(yùn)用現(xiàn)有的CMOS制程技術(shù)與代工、封測(cè)廠生態(tài)系統(tǒng)，將會(huì)是較佳的業(yè)務(wù)模式。