28nm到14nm工藝代溝，全耗盡硅技術(shù)如何彌補？

今日的半導體行業(yè)正在經(jīng)歷著若干充滿挑戰(zhàn)性的轉(zhuǎn)型過程，不過這也為Soitec為市場與客戶創(chuàng)造新增加值帶來了巨大機遇。隨著傳統(tǒng)的CMOS技術(shù)的日薄西山——這一點從28nm巨大產(chǎn)量與20nm缺乏吸引力的規(guī)格與成本就可以看出，整個半導體產(chǎn)業(yè)的發(fā)展方向正在轉(zhuǎn)向全耗盡晶體管架構(gòu)。
然而，如果FinFET和其他全耗盡多柵架構(gòu)只能從14nm開始供貨的話，在這之前我們又應當怎樣應對呢？早在數(shù)年之前，Soitec及其合作伙伴就在開展緊密合作，針對這種技術(shù)代溝與時間差，在正確的時間以正確的成本效益方式開發(fā)正確的解決方案。

在經(jīng)過與行業(yè)生產(chǎn)與設(shè)計合作伙伴的密切合作與不懈努力后，Soitec終于開發(fā)出能夠彌合技術(shù)代溝的先進晶圓基板產(chǎn)品。Soitec的晶圓包括兩種全耗盡方式：平面(2D)與三維(3D，包括FinFET與其他多柵器件)。通過在晶圓架構(gòu)內(nèi)預集成具備關(guān)鍵屬性的晶體管，Soitec的產(chǎn)品能幫助客戶答復提高產(chǎn)品的質(zhì)量，加快上市時間并簡化制造工藝，從而帶來成本更低，質(zhì)量更好的系統(tǒng)級芯片(SoC)。

在此基礎(chǔ)上，運用其FD-2D和FD-3D產(chǎn)品線，Soitec的全耗盡發(fā)展藍圖更為全行業(yè)提供了一條從28nm節(jié)點向成本、功耗以及性能更具優(yōu)勢的10nm及以下工藝的快捷、低成本的過渡解決方案。

低成本、高性能和高能效對于智能手機與平板電腦的生產(chǎn)商而言尤其重要。數(shù)據(jù)顯示，Soitec晶圓在整個生產(chǎn)工藝中所節(jié)約的成本要超過晶圓本身成本的增加量。Soitec 提出的方案尤其適合于對成本有苛刻要求的大量生產(chǎn)。

由于在bulk CMOS技術(shù)基礎(chǔ)上實現(xiàn)28nm節(jié)點比預期的更加困難，因此20nm節(jié)點就愈加捉襟見肘。在產(chǎn)量、成本、功耗以及性能等諸多指標上與行業(yè)對下一代技術(shù)的期待相差甚遠。



Soitec的FD-2D晶圓產(chǎn)品線提供了一種從28nm節(jié)點開始就能逐步向全耗盡硅技術(shù)推進的獨特平面解決方案途徑，從而解決了上述技術(shù)進步難題。通過平面FD技術(shù)(常被稱為FD-SOI)，芯片制造商們將能夠在14nm節(jié)點技術(shù)條件下繼續(xù)沿用他們已有的平面設(shè)計與工藝技術(shù)，從而制造出更便宜、更大量、更優(yōu)性能、更省功耗的芯片。

運用該技術(shù)，生產(chǎn)商們可運用同樣的生產(chǎn)工具與生產(chǎn)線，以及極其相似的生產(chǎn)步驟(只不過步驟更少)來展開生產(chǎn)活動。與傳統(tǒng)工藝技術(shù)相比，在28nm節(jié)點條件下，采用FD-2D晶圓的芯片能夠節(jié)約最多40%的功耗，而經(jīng)設(shè)計優(yōu)化后，運用了這些芯片的處理器的最大峰值性能則能夠提升40%乃至更多，并能憑借超低供電(低于 -0.7V)維持優(yōu)異性能，因此許多超低功耗運行的移動設(shè)備才得以實現(xiàn)。

從晶圓來看，硅材質(zhì)的均勻厚度對于確保產(chǎn)品性能是極端重要的。憑借Soitec公司“Smart Cut”固有的精湛工藝，300mm晶圓頂層硅厚度均勻性達到3.2埃米——其難度相當于在芝加哥到舊金山這么遠的距離內(nèi)，將厚度均勻性控制在5mm。

在最頂層硅膜和下邊的硅制基板中間埋有一層超薄氧化埋層(BOX)，在28nm節(jié)點工藝中，這層超薄氧化膜的厚度為25nm。下幾代技術(shù)甚至有可能運用更薄的埋層——達到10nm，讓移動設(shè)備用平面晶體管達到14nm。

除了所有與功耗與性能相關(guān)的改進因素外，芯片制造廠商在采用2D-FD晶圓制造器件所考慮的另一個重要因素是更低成本的系統(tǒng)級芯片。FinFET和其他的多柵(即所謂3D)器件架構(gòu)能夠大幅改進成本、功耗和性能。然而，正如一切重大技術(shù)進步所經(jīng)歷的過程一樣，前途是光明的，但道路是曲折的。

Soitec的FD-3D產(chǎn)品線是針對20nm節(jié)點技術(shù)而開發(fā)的。它的出現(xiàn)為上述技術(shù)進步展現(xiàn)了一條康莊大道，加速了3D架構(gòu)的推出并減少了時間與投資成本。由于Soitec 的FD-3D的硅基板極大地簡化了晶體管的制作工藝，專家估計這將比采用傳統(tǒng)bulk硅基板縮短一年的技術(shù)開發(fā)時間。

與使用傳統(tǒng)bulk硅基板原始晶圓相比，Soitec的FD-3D晶圓能減少FinFET制造過程中的高難度步驟，降低資本開支與運營費用，并能夠提高產(chǎn)量并最終降低產(chǎn)品成本。一般說來，Soitec的產(chǎn)品能減少四個平面印刷步驟與超過55個工藝步驟。

采用“鰭片優(yōu)先”的方式，芯片制造商可以依據(jù)頂層硅膜來預定義鰭片高度，氧化物層則提供了良好的絕緣。這種結(jié)構(gòu)能夠?qū)崿F(xiàn)卓越的流程變量控制：由于不需要溝道摻雜以及鰭片高度與輪廓得到更好控制，因此所有晶體管的電學行為都更接近于名義值。

除了簡化生產(chǎn)外，Soitec的FD-3D晶圓還比傳統(tǒng)的bulk硅晶圓降低靜電泄漏(得益于絕緣體埋層)，在芯片級別改善提升單位面積的功率/性能平和。此外最重要的是，由于芯片在極低的電壓條件下運行，因此能夠節(jié)約大量功耗。

通過FD-3D晶圓所帶來的工藝簡化，Soitec能夠幫助企業(yè)減少研發(fā)投入，縮短FinFET產(chǎn)品的上市時間。在制造模式向FinFET演化的過程中，工藝簡化所帶來的好處將進一步帶來持續(xù)的成本與時間周期上的效益，降低在Soitec FD-3D基礎(chǔ)上的系統(tǒng)級芯片的成本。

Soitec 同樣正在積極致力于提升硅基與其他材質(zhì)基板上的晶體管性能。與此同時，為了繼續(xù)推動硅CMOS的發(fā)展，Soitec還將會把“應變硅”投入到其FD-2D和FD-3D產(chǎn)品當中，保守預計2014年前可以投入生產(chǎn)。擁有這項技術(shù)，Soitec便可以在芯片制造過程中，修改制造晶體管的原材料，即硅層的晶狀結(jié)構(gòu)，從而顯著提高了電子的遷移率和晶體管與處理器的峰值性能。

從長遠來看，整個半導體制造業(yè)為了引進低于14nm的工藝節(jié)點技術(shù)，紛紛對各種CMOS新技術(shù)進行研究。這其中就包括類似鍺金屬或是III-V族等高遷移率的材料，還有新的晶體管架構(gòu)譬如納米纖維。Soitec積極參與各種研發(fā)項目并且擁有很多與合作伙伴共同創(chuàng)建的研發(fā)項目，借此來改善工藝，提供市場最需要的產(chǎn)品。

不僅如此，為了實現(xiàn)行業(yè)規(guī)劃目標，Soitec正在通過內(nèi)部以及外部合作研發(fā)項目，實現(xiàn)芯片從300mm到450mm的轉(zhuǎn)變。屆時，F(xiàn)D-2D和FD-3D芯片都可擴大到450mm。

作者：Steve Longoria

Soitec全球業(yè)務發(fā)展部資深副總裁