意法推晶圓測(cè)試新技術(shù)

歐洲半導(dǎo)體大廠意法半導(dǎo)體（ST）宣布，已成功制造全球首片采用非接觸式測(cè)試技術(shù)的晶圓。意法半導(dǎo)體指出，新的測(cè)試技術(shù)讓測(cè)試工具與晶圓裸晶陣列之間使用電磁波作為唯一通訊方式，借用了無(wú)線射頻辨識(shí)卷標(biāo)（RFID）的運(yùn)行原理，讓測(cè)試設(shè)備不用直接接觸到晶圓也能進(jìn)行測(cè)試。

意法指出，這項(xiàng)技術(shù)將有助于提升芯片良率、縮短測(cè)試時(shí)間，進(jìn)而降低芯片的整體生產(chǎn)成本。此外，因?yàn)闊o(wú)須實(shí)體接觸，不會(huì)有測(cè)試機(jī)臺(tái)對(duì)晶圓造成實(shí)體損壞的風(fēng)險(xiǎn)。

這項(xiàng)新的電磁晶圓測(cè)試（Electromagnetic Wafer Sort，EMWS）是超高頻電子卷標(biāo)與集成電路磁耦合專案的研發(fā)成果。這個(gè)專案并已于2010年12月在法國(guó)巴黎智能卡暨身份識(shí)別技術(shù)工業(yè)展（Cartes and IDentification）上，榮獲制造與測(cè)試類芝麻獎(jiǎng)。

意法表示，電磁晶圓測(cè)試（EMWS）是電子晶圓測(cè)試（EWS）的演化技術(shù)，這是晶圓制造流程的最后一個(gè)步驟，完成測(cè)試、結(jié)果正常后才會(huì)進(jìn)行芯片封裝流程。傳統(tǒng)晶圓測(cè)試都要將探針卡（Probe Card）接到自動(dòng)測(cè)試設(shè)備（ATE）上，之后該設(shè)備會(huì)用探針卡對(duì)裸晶進(jìn)行接觸性測(cè)試。

但EMWS是一項(xiàng)較新的晶圓測(cè)試技術(shù)研發(fā)成果。在這種方法中，每顆裸晶都內(nèi)建一個(gè)微型天線，ATE設(shè)備透過(guò)電磁波，給裸晶供電并與其通訊，這種方法可減少裸晶上的測(cè)試盤數(shù)量，從而能夠大幅縮減裸晶尺寸。

一般說(shuō)來(lái)測(cè)量大功率產(chǎn)品仍然需要探針供電，但是意法半導(dǎo)體的新方法可對(duì)低功率電路進(jìn)行完全非接觸式測(cè)試。

于意法半導(dǎo)體測(cè)試研發(fā)與競(jìng)爭(zhēng)情報(bào)部任職的Alberto Pagani是這項(xiàng)新技術(shù)的開(kāi)發(fā)者之一，他表示，這項(xiàng)開(kāi)創(chuàng)性測(cè)試技術(shù)證明了在推動(dòng)零失誤（zero-failure）產(chǎn)品質(zhì)量，采用低功耗RF電路的客戶將因此而受益。非接觸式測(cè)試可提高測(cè)試覆蓋率，因?yàn)镽F電路、防沖突協(xié)議和嵌入式天線等，都在與實(shí)際應(yīng)用相同的條件下測(cè)試，所以這種方法將大幅提升產(chǎn)品質(zhì)量和可靠性。

同時(shí)，由于測(cè)試平行化程度提高，非接觸式測(cè)試除了可大幅縮短測(cè)試流程時(shí)間外，還能避免良率因接觸性測(cè)試造成損壞而減低。