Synopsys和華虹NEC合作推出低功耗參考流程3.0

中國上海，2011年4月25日—全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Synopsys, Inc.， 納斯達(dá)克股票市場代碼：SNPS），以及中國大陸領(lǐng)先的IC代工服務(wù)供應(yīng)商上海華虹NEC電子有限公司（HHNEC）今日宣布：即日起推出130納米參考流程版本3.0。該參考流程是Synopsys和華虹NEC共同合作的結(jié)晶，它將Synopsys Eclypse? 低功耗解決方案加入到之前為設(shè)計(jì)師所提供的各種參考流程之中。 設(shè)計(jì)師們可直接進(jìn)入到一條通往華虹NEC的130nm硅工藝的優(yōu)化路徑，從而確保他們滿足其項(xiàng)目和成本要求。

參考流程3.0具有Synopsys Galaxy?實(shí)施平臺和Discovery?驗(yàn)證平臺的實(shí)施和驗(yàn)證功能，可確保工程師部署各種先進(jìn)的低功耗技術(shù)。參考流程3.0增加的功能包括：用于低功耗等效性驗(yàn)證的Synopsys Formality?解決方案、用于靜態(tài)規(guī)則檢驗(yàn)的MVRC、用于功率優(yōu)化的Power Compiler?，以及用于多電壓仿真的帶有MVSIM仿真器的VCS?。

采用華虹NEC內(nèi)部開發(fā)的單元庫、SRAM和130nm IO庫對該參考設(shè)計(jì)流程進(jìn)行了驗(yàn)證。華虹NEC的一個(gè)低功耗完整單元庫現(xiàn)在可供客戶使用，用于驗(yàn)證參考流程的測試芯片采用了多電源和多電壓設(shè)計(jì)。

“華虹NEC的130nm邏輯工藝需要一種能夠應(yīng)對漏電功率的流程，以滿足客戶對各種高功效設(shè)計(jì)的需求?！比A虹NEC的設(shè)計(jì)服務(wù)總監(jiān)Wang Nan說：“我們與Synopsys緊密合作為我們的共同客戶提供解決方案，以確保他們能夠充分利用Synopsys的低功耗設(shè)計(jì)強(qiáng)項(xiàng)和我們的制造專長?！?br>
“Synopsys與我們的半導(dǎo)體代工伙伴密切合作，確保我們的共同客戶加速從設(shè)計(jì)到制造的過程?！盨ynopsys企業(yè)營銷和戰(zhàn)略聯(lián)盟副總裁Rich Goldman說：“我們與華虹NEC合作，為工程師團(tuán)隊(duì)提供了一種經(jīng)過驗(yàn)證的參考流程。該參考流程面向華虹NEC 130nm工藝技術(shù)和利用Synopsys低功耗實(shí)施和驗(yàn)證技術(shù)，推動(dòng)了工程師們的系統(tǒng)級芯片設(shè)計(jì)。”