芯片制造商：晶圓烘焙技術(shù)將達到瓶頸

據(jù)已從AMD經(jīng)剝離的GLOBALFOUNDRIES公司稱，晶圓烘焙技術(shù)即將遇到瓶頸，但是他們已經(jīng)為此做好了準(zhǔn)備。該公司還表示，他們對待芯片材料最近進展的方法要優(yōu)于Intel，并且將被后者的競爭對手臺積電所使用。

晶圓展示
近日，GLOBALFOUNDRIES在首次Global Technology Conference年度大會上與來自全球各地的數(shù)百位芯片設(shè)計者分享了他們的計劃，并且解釋了GLOBALFOUNDRIES為什么是一家值得信賴的芯片制造商。
芯片制造者即將遇到一個瓶頸，那就是對于現(xiàn)有光刻技術(shù)來說，光波太長兒無法繼續(xù)有效地進行微縮以制造出體積更小的晶體管。當(dāng)然，這有些過于簡單，但是你不得不考慮到。
GLOBALFOUNDRIES技術(shù)和研發(fā)高級副總裁Gregg Bartlett向參會者表示，目前的高端技術(shù)--也就是193納米浸入光刻技術(shù)，被引入45納米節(jié)點--正在接近其極限。他說："現(xiàn)在實際上我們正處于波長區(qū)間變化的末端。"
概括地說，目前有兩種浸入光刻技術(shù)，單圖案微影和雙圖案微影。雙圖案微影可以制造出體積更小的芯片，但是不僅復(fù)雜，而且昂貴。Bartlett表示："雙圖案微影浸入光刻技術(shù)未來將被用于20納米技術(shù)節(jié)點中。"但是尤其復(fù)雜性和成本方面的挑戰(zhàn)，涉及的費用"實際上降低了它作為一項可選光刻技術(shù)的吸引力"。
據(jù)Bartlett稱，目前有幾個可供選擇的替代方案："我們知道目前需要一些突破性的創(chuàng)新來推動這個技術(shù)路線圖的繼續(xù)向前延伸。目前已經(jīng)有了一些選擇，例如MULTI-E-BEAM直接寫入、超紫外線光刻甚至是納米壓印技術(shù)。"
EUV
GLOBALFOUNDRIES將賭注壓在了超紫外線光刻技術(shù)（即EUV）上。 Bartlett表示："我們確實將EUV放在了我們的技術(shù)路線圖中。"
不過這并不是簡單地將這些雙圖案微影系統(tǒng)從晶圓中剝離出來，然后用EUV組件將其替代。Bartlett表示："EUV并非沒有挑戰(zhàn)。"其中，無缺陷的掩膜就是一個重大難題，另外還有線邊緣粗糙度以及能耗等。
Bartlett指出，掩膜和線邊緣粗糙度的問題正在改善中，但盡管"過去十幾年中已經(jīng)有了幾個數(shù)量級的改善"，但其能耗和吞吐量還沒有達到他所謂的"交叉點"上。不過，他的確表示了對進展速度的滿意。
另外一個就是總擁有成本的問題。EUV的固定成本仍然是單圖案微影的兩倍。在化學(xué)和掩膜成本等方面，EUV的成本效率要高于雙圖案微影。
但是談到EUV具有需要雙圖案微影的明顯優(yōu)勢時，Bartlett表示："因為你可以使用EUV，它實際上提供了一個削減成本的機會。"
他表示，在過去十幾年中，GLOBALFOUNDRIES（作為AMD的一個分公司）已經(jīng)在EUV開發(fā)上取得了重要的進展。例如在2008年GLOBALFOUNDRIES成功實現(xiàn)了首個在45納米測試芯片上的全場EUV圖案，并且從位于德國Dresden的制造工廠出貨了60多個EUV掩膜，并且在解決線邊緣粗糙度問題方面"繼續(xù)領(lǐng)先"。
GLOBALFOUNDRIES計劃2012年在其位于紐約Saratoga County的Fab 8工程開發(fā)他們首個基于EUV的生產(chǎn)設(shè)備。Bartlett表示，EUV光刻晶圓的批量生產(chǎn)預(yù)計在2014年～2015年之間。
晶體管柵氧化層
然而，光刻并不是不斷縮小的制程工藝技術(shù)面臨的唯一難題。另外還有一個事實，那就是芯片元素變得越來越小，目前晶體管柵氧化層泄漏也變成一個芯片性能的一個致命問題。
這里有一個解決方案，那就是在做晶體管柵氧化層的使用非傳統(tǒng)多晶硅的材料。Intel在這方面保持著領(lǐng)先位地，它在2008年11月向其45nm Penryn產(chǎn)品線中引入了高-K金屬柵極技術(shù)。
但是得到高-K金屬柵極芯片的低漏電優(yōu)點并不只有一種方法。Bartlett表示，GLOBALFOUNDRIES所使用的高-K金屬柵極與Intel使用的、臺積電即將引入的技術(shù)是有明顯區(qū)別的。
究其根源，區(qū)別在于GLOBALFOUNDRIES采用的"Gate First"制程工藝，而Intel和臺積電使用的是"Gate Last"。
Gate First和Gate Last
關(guān)于這兩種方法哪一種更好的討論一直沒有終止，但實際上這個爭論已經(jīng)歸結(jié)到Gate First要更適合于傳統(tǒng)的多晶硅柵極，也就是更有利于現(xiàn)有的芯片設(shè)計，可以說具有更高可靠性。
Gate Last的支持者認為，這種方法更復(fù)雜，但因為它不會讓柵極材料暴露在高溫之下，因此設(shè)計者有更多的材料選擇，從而可以更好地進行優(yōu)化。Intel也聲稱，Gate Last技術(shù)有助于硅芯片的增強。
另一方面，Bartlett則大贊Gate First HKMG技術(shù)的好處。他認為，一個主要的優(yōu)點就是Gate First技術(shù)不僅可以為芯片提供可媲美Gate Last芯片的性能，而且其模片的面積更小。當(dāng)然，模片越小，每個晶圓的芯片產(chǎn)量就越高，因此每個芯片的成本就更低。
更重要的是，Gate First設(shè)計并不要求大規(guī)模的重設(shè)計項目，因此制程工藝與現(xiàn)有多晶硅柵極芯片是類似的。
Bartlett表示："Gate First技術(shù)可實現(xiàn)一個更靈活更傳統(tǒng)的設(shè)計類型，不需要在我們的用戶基礎(chǔ)上強制采用新材料和新設(shè)計類型。而引入高-K金屬柵極可能存在技術(shù)風(fēng)險，嘗試讓用戶完全該表設(shè)計產(chǎn)品并不是正確的做法。"
Bartlett向參會者表示："對于高-K柵極來說，實施Gate First的關(guān)鍵點在于保持相同的靈活性。"
據(jù)Bartlete稱，節(jié)省的費用不是一筆小數(shù)目。"那么它將如何在市場中呈現(xiàn)呢？答案就是，它將會在你的財務(wù)報表中體現(xiàn)出來。"他說，部署 Gate Last技術(shù)可以在一個為期4年的產(chǎn)品周期中節(jié)約5億美元，GlobalFoundies的Gate First技術(shù)可以為用戶節(jié)約7500萬美元，用更少的晶圓就可以生產(chǎn)出相同數(shù)量的芯片。
當(dāng)然Intel也是GlobalFoundies的用戶，因此第三方Gate First工廠用戶所能獲得的成本節(jié)約并不是主要的動力。節(jié)約成本固然是好事，但是Intel已經(jīng)制訂了利用其Gate Last技術(shù)調(diào)節(jié)和優(yōu)化芯片制造的計劃，而不是為了取悅用戶。
然而，半導(dǎo)體制造商臺積電是GLOBALFOUNDRIES的一個直接競爭對手。Bartlett顯得很自信："我們的 28納米解決方案提供了優(yōu)于目前市場中Gate Last的特點。首先是其面積減少10%～20%，因此成本相應(yīng)降低，解決性能和能耗問題。"
GLOBALFOUNDRIES的28納米、Gate First技術(shù)即將問世。Bartlett表示："28納米的第一版將從今年第四季度開始進行試生產(chǎn)，我們預(yù)測這將成為一項行業(yè)領(lǐng)先的技術(shù)--不僅從性能和模片面積的改善來看，還有JDA生態(tài)系統(tǒng)全球產(chǎn)量的幫助。"
Bartlett還提到了28nm之后的下一個步驟："我們的20nm正在研發(fā)過程中。這是一個全節(jié)點的微縮，我們已經(jīng)開始在Fab 1晶圓工廠開始制造測試芯片，我們正在與早期采用進行深入合作，并提供設(shè)計工具包。"[!--empirenews.page--]
GLOBALFOUNDRIES的策略是否可以從臺積電或者其他半導(dǎo)體制造商那里搶來業(yè)務(wù)仍然有待觀察。但是如果制程可靠性和如期生產(chǎn)可以實現(xiàn)Barlett的財務(wù)預(yù)測，那么這家公司將迎接一個光明的未來。