臺積電研究發(fā)展資深副總經(jīng)理蔣尚義:微縮化與大口徑我們都要領先
目前,在代工業(yè)界具有壓倒優(yōu)勢的是臺灣臺積電。臺積電2009年的銷售額約達90億美元,占了約一半的市場份額,把第二位以后的企業(yè)遠遠甩在身后。該公司2010年宣布將進行有史以來最大的設備投資,明顯地要進一步擴大其競爭優(yōu)勢。就支持這項投資的技術策略,我們采訪了該公司研發(fā)部門的負責人蔣尚義副總。 (記者:大石基之 大下淳一 河合基伸 佐伯真也 小島郁太郎)?
?
問:貴公司計劃2010年要進行48億美元的設備投資。為什么要決定進行如此大規(guī)模的投資?
答:是由于市場對以65~40nm工藝等尖端技術的需求極其強烈。需求急劇高漲,令我們感到吃驚。為了滿足這種需求,我們判斷有必要大規(guī)模投資。
過去有一個時期曾預測,隨技術的進步,因設計和掩模的成本會不斷上升,尖端邏輯電路LSI的設計件數(shù)會逐漸減少。但從晶圓片數(shù)的角度看,顧客對尖端技術產(chǎn)品的垂詢實際上在持續(xù)上升。從事尖端邏輯LSI生產(chǎn)的客戶數(shù)量確實有所減少,但所生產(chǎn)的晶圓總量卻并未減少。
問:貴公司在2010年第二季成為第一個量產(chǎn)28nm產(chǎn)品的半導體代工企業(yè)。已有20家以上的客戶,并獲得了來自大型FPGA供應商美國Altera公司與美國賽靈思(Xilinx)公司的訂單。
答:我們很高興獲得來自Xilinx的訂單,它此前是我們競爭對手的客戶。像Xilinx和Altera這樣與率先導入最尖端技術的半導體制造廠商合作,可使得技術開發(fā)和量產(chǎn)得以盡早開始,因而具有重大意義。這會加強晶圓代工業(yè)務的優(yōu)勢地位。此次,我們向Xilinx提供了使用高介電金屬柵極的低功耗版工藝技術。
問:高介電金屬柵極技術采用后柵極制造法,是因為它是在Atom核的基礎SoC的制造上與貴公司有合作關系的英特爾的量產(chǎn)方式嗎?
答:我們與英特爾沒有合作關系。選擇這種方法完全出于技術上的考量。
我們當初曾開發(fā)了前柵極高介電金屬柵極(gate-first high-k/metal gate)。但發(fā)現(xiàn)在晶體管閾值電壓的控制上碰了壁:因為很難在nMOS上獲得低閾值電壓。這就是nMOS和pMOS都使用相同的柵極金屬材料的原因。
因此,我們對閾值電壓控制的自由度予以了高度重視,選擇了nMOS和pMOS可使用不同柵極金屬材料的后柵極方式。雖曾有過對制造成本的擔心,但實際上成本與前柵極技術大約相同。
問:貴公司競爭對手GLOBALFOUND-RIES公司和三星的32~28nm芯片都采用前柵極法。
答:目前采用前柵極法的廠商,最早可能在22~20nm工藝時就將會轉而采用后柵極法。如上述所提到的,是由于前柵極法難以在pMOS上獲得低閾值電壓,因此難以實現(xiàn)高速版工藝。要使閾值電壓高,則為提高工作速度的電源電壓就要上升,功耗就會變大。即使從微細化的角度看,前柵極法也不利。
pMOS和nMOS需要使用不同的柵極材料這一點,已為過去的歷史所證明:約20年前,許多廠商探討過將n型多晶硅柵極(n-type poly-Si gates)同時用于nMOS和pMOS用的可行性,但結果還是在nMOS采用n型柵極,而pMOS 采用p型柵極。此次的結果完全一樣。
問:貴公司很快發(fā)布了繼28nm后將量產(chǎn)20nm的計劃,震驚了半導體業(yè)界。并預定2012年第三季開始生產(chǎn)。請問這一代產(chǎn)品的技術策略為何?
答:除第二代使用高介電金屬柵極之外,還將在第五代采用應變硅(strained silicon)與低電阻銅布線等(low-resistance copper metallization)。
關于光刻,計劃最初將采用反復兩次曝光(two exposure passes)的雙圖樣微影技術(double-patterning lithography)。之后,如果像超紫外線(EUV)與電子束(EB)等曝光技術足夠成熟,或許會轉而采用其中之一。
從20nm代開始,我們還將提供硅通孔(TSV)技術。
問:可與微細化相提并論的可降低LSI制造成本的另一個因素是晶圓的大口徑化。貴公司計劃何時導入450mm晶圓?
答:按過去的歷史,每十年出現(xiàn)硅片直徑增大,所謂口徑化。如果按照過去的趨勢,估計會在2013~2014年左右過渡。但是設備制造廠商擔心開發(fā)費用上漲,對此不抱積極態(tài)度。
我們常常被客戶逼著降價。因此,微細化和晶圓的大口徑化對我們來說不可或缺。300mm晶圓生產(chǎn)效率的提高已接近頂點,因此過渡到450mm是必須的。?
?