臺積電新推標(biāo)準(zhǔn)組件數(shù)據(jù)庫　邏輯區(qū)塊面積減15%

臺積電(TSMC)新推出縮減尺寸的標(biāo)準(zhǔn)組件數(shù)據(jù)庫，與目前的標(biāo)準(zhǔn)組件數(shù)據(jù)庫相較，能有效減少系統(tǒng)單芯片邏輯區(qū)塊15%的面積。該組件數(shù)據(jù)庫適用臺積電 65奈米低耗電制程與現(xiàn)有的設(shè)計流程，芯片設(shè)計者可采用此新推出的縮減尺寸標(biāo)準(zhǔn)組件數(shù)據(jù)庫于既有的及嶄新的產(chǎn)品設(shè)計，而不需要改變其設(shè)計工具以及設(shè)計方法。

縮減尺寸的標(biāo)準(zhǔn)組件數(shù)據(jù)庫是臺積電與 Tela Innovations 公司 AreaTrim 設(shè)計與制程合作優(yōu)化項目的成果，建立于Tela Innovations的專利設(shè)計布局與臺積電的優(yōu)化制程上。兩家公司藉由合成(Synthesis)與時序驅(qū)動(Timing-driven)的定位及布線(Place and Ruote)，能使各式各樣被廣泛使用的微處理器核心減少15%的尺寸面積。

此新數(shù)據(jù)庫的布局藉由密度一致且單一方向、固定間距的多晶硅，達(dá)到最佳微影模型，并同時改善制程控制，以減少尺寸面積?？s減尺寸的標(biāo)準(zhǔn)組件數(shù)據(jù)庫之閘密度最高可達(dá)到每平方毫米100萬個邏輯閘。

縮減尺寸的標(biāo)準(zhǔn)組件數(shù)據(jù)庫在提供相同的效能與節(jié)能表現(xiàn)下，將傳統(tǒng)的9軌跡的結(jié)構(gòu)(9- track configuration)重新設(shè)計成8軌跡的配置。此數(shù)據(jù)庫還包含了多種臨界電壓選擇與節(jié)能管理組件，與一系列的特性臨界測試 (Characterization Corners)。

臺積電設(shè)計建構(gòu)營銷處資深處長莊少特表示：「此縮減尺寸組件數(shù)據(jù)庫是臺積公司致力與設(shè)計生態(tài)環(huán)境伙伴們共同合作、共創(chuàng)差異化價值的最佳展現(xiàn)。AreaTrim項目是臺積公司開放創(chuàng)新平臺的成果，也是我們持續(xù)拓展創(chuàng)新服務(wù)產(chǎn)品的最佳證明?！?br>
臺積電 65奈米低耗電縮減尺寸標(biāo)準(zhǔn)組件數(shù)據(jù)庫，目前可由該公司在線客戶服務(wù)系統(tǒng)獲得有限度的揭露，或可聯(lián)絡(luò)臺積電各地項目管理與支持代表。一般性的服務(wù)預(yù)計將于 2011年第一季推出。