臺積電推制程互通設計

臺積電昨（7）日宣布針對65奈米、40奈米及28奈米制程，推出已統(tǒng)合且可互操作的多項電子設計自動化（EDA）技術檔案。這些與設計相關的技術檔案套裝，包括可互通的制程設計套件（iPDK）、制程設計規(guī)則檢查（iDRC）、集成電路布局與電路圖對比（iLVS）、及制程電容電阻抽取模塊（iRCX）等。

先進半導體制造技術的制程與設計規(guī)則相對復雜，且需要更仔細且精準的描述，才能使得芯片設計作到正確的電路布局與仿真，并在布局完成后有能做好驗證與分析。

臺積電結合了主要的EDA生態(tài)系統(tǒng)伙伴，一同定義與發(fā)展符合臺積電制程需求的一致架構及可互通之格式，這些伙伴均是「開放創(chuàng)新平臺」互通項目的成員，不僅在設計軟件上支持新格式，也驗證實際芯片產出的準確性，而這項驗證程序可去除數(shù)據(jù)的不一致，減少軟件的驗證時間并增加設計的準確性。

臺積電與明導（Mentor）、新思科技（Synopsys）等共同開發(fā)第一個40奈米iDRC與iLVS，同時也與質量保證暨驗證伙伴捷碼科技（Magma）與益華計算機（Cadence）等一同進行驗證。此外，臺積電也與系統(tǒng)開發(fā)伙伴、新思科技、Ciranova公司等共同開發(fā)第一個 65奈米iPDK，并與質量保證暨驗證伙伴捷碼科技與思源科技一同進行驗證。

臺積電表示，上述兩項可互通的技術檔案，自去年7月以來均陸續(xù)提供予客戶驗證，經(jīng)過廣泛的測試之后，65奈米iPDK、40奈米 iPDK、及65奈米與40奈米iDRC及iLVS等，均已準備好以供量產設計。

臺積電完整的65奈米iRCX技術檔案，在2009年初已在量產設計中使用，目前正把40奈米與28奈米的iRCX加入檔案。