接收本雜志訪問的臺積電蔣尚義（攝影：山田 慎二）
臺灣臺積電（TSMC）推出了通過設備投資和技術開發(fā)超越競爭對手的戰(zhàn)略。該公司2009年實現(xiàn)了31％的營業(yè)利潤率，2010年將實施大幅超過其他競爭對手的48億美元設備投資（圖1）。這個數(shù)字與美國英特爾和韓國三星電子在2010年計劃的半導體投資額相當，在硅代工廠商中創(chuàng)下了歷史最高的記錄。臺積電2008～2010年的設備投資總額大有逼近100億美元的架勢。
在40nm工藝中擁有80％的全球市場份額
臺積電將把此次設備投資的大部分用于40nm工藝以后的尖端產(chǎn)品中。原因是“尖端產(chǎn)品的供需逐漸趨于緊張”（臺積電高級副總裁、研發(fā)負責人蔣尚義）。尤其是在迫切需要新型曝光技術的40nm工藝方面，包括臺積電在內(nèi)的許多硅代工企業(yè)都在量產(chǎn)時嘗到了苦頭。臺積電目前已經(jīng)解決了這個問題，2009年年底之前在40nm工藝中實現(xiàn)了累計10萬片的供貨業(yè)績。結果“臺積電在40nm工藝硅代工市場上獲得了80％的市場份額”（蔣尚義）。
為了滿足旺盛的需求，臺積電將分別擴建作為主力的300mm工廠“Fab12”和“Fab14”（圖2）。蔣尚義表示，“在2010年，兩個工廠加起來將新設相當于12個美式橄欖球場大小的無塵車間”。這樣，兩個工廠加起來的40nm工藝產(chǎn)能在2010年第四季度能達到合計16萬片，實現(xiàn)翻番。該公司40nm工藝的銷售額比例在2009年第四季度為9％，2010年年底將提高到20％。
圖1：在設備投資額方面超越其他競爭公司臺積電的設備投資額在2010年將達到48億美元，遠遠超過其他競爭公司。48億美元中的94％將用于尖端工藝?；谂_積電提供的資料。
還將探討FinFET和EUV曝光技術
臺積電計劃繼40nm工藝后，致力于28nm工藝的量產(chǎn)和20nm工藝的技術開發(fā)，以拉大與其他競爭對手之間的差距。
臺積電首次在28nm工藝中，導入了可大幅削減漏電耗能的高介電率（high-k）柵極絕緣膜和金屬柵極技術。這種制造方法中采用了不同于其他許多競爭對手的名為“后柵極（Gate Last）”的技術（圖3）。美國IBM等公司推進的“先行柵極（Gate First）”方式，雖然具有接近原制造方法的優(yōu)點，但是“難以控制晶體管的閾值電壓，難以滿足從低功耗用途到高性能用途的廣泛要求”（蔣尚義）。因此，蔣尚義斷定“最終，將沒有企業(yè)采用先行柵極”。
臺積電將在2010年第四季度開始通過采用high-k/金屬柵極的28nm高性能版工藝量產(chǎn)。另外，還將在2011年初開始采用基于high-k/金屬柵極的28nm低功耗版工藝。估計FPGA巨頭美國阿爾特拉（Altera）和美國賽靈思（Xilinx）將采用這種低功耗版工藝。賽靈思此前曾經(jīng)向臺灣聯(lián)華電子（UMC）等公司委托生產(chǎn)，2010年2月宣布28nm工藝生產(chǎn)將外包給臺積電 注1）。
注1）除了臺積電外，賽靈思還將向三星電子委托生產(chǎn)28nm工藝FPGA。
臺積電已經(jīng)宣布，計劃在隨后的20nm工藝中從2013年第二季度開始采用低功耗版工藝進行生產(chǎn)。為了實現(xiàn)這一目標，目前臺積電正在同時開發(fā)兩種晶體管。一種是溝道結構為平面型的老式FET，另一種是采用了立體型溝道結構的FinFET。FinFET與原來的型號相比，有望實現(xiàn)高性能和低功耗。另外，在20nm工藝中，“客戶將可以利用TSV（硅貫通孔）”（蔣尚義）。
圖2：僅在2010年就將增設相當于12個美式足球場大小的無塵車間計劃在作為主力的300mm工廠“Fab12”和“Fab14”新設無塵車間，提高40nm工藝產(chǎn)能。資料由臺積電提供。 
圖3：采用了后柵極方式的high-k/金屬柵極技術 “先行柵極”方式是先形成柵極然后形成源漏極，而“后柵極”方式則是形成源漏極后再形成柵極，因此后者具有柵極部分不易受到熱負荷影響的優(yōu)點。資料由臺積電提供。
關于20nm工藝的光刻技術，臺積電計劃繼續(xù)使用現(xiàn)有的液浸ArF曝光技術。將采用分兩次進行曝光的二次圖形。臺積電對EUV曝光技術也寄予厚望，因此在2010年2月宣布將在研發(fā)用途中導入荷蘭阿斯麥（ASML）公司的EUV曝光裝置。蔣尚義表示，“如果生產(chǎn)效率得到提高，將有可能在20nm以后工藝中用于量產(chǎn)” 注2）。 （記者：木村 雅秀）
注2）不過，EUV曝光裝置“每臺的價格目前高達8000萬美元”（臺積電蔣尚義）。因此，該公司還將同時探討電子束（EB）曝光技術。
下載文檔
