Mentor芯片測試方案獲聯(lián)電65/40納米制程認證

Mentor Graphics宣布其硅芯片測試與診斷方案已經獲得晶圓代工大廠聯(lián)電(UMC)認證，可運用于聯(lián)電的65與40納米參考流程。該硅芯片測試流程的基礎是TestKompress自動化測試向量產生(automated test pattern generation，ATPG)解決方案，可以最低測試成本達成更高測試質量。

與這個掃描測試解決方案互補的是Mentor MBISTArchitect適用于內存內建自我測試(BIST)、符合BSDArchitect 1149.1規(guī)范的邊界掃描(boundary scan)工具以及YieldAssist故障診斷和良率監(jiān)控工具。

UMC流程提供各種先進的功能，滿足測試先進IC產品的新需求。TestKompress產品提供高度壓縮的測試向量，支持各種故障模型，包括stuck-at、transition、多重偵測(multiple detect)與先進延遲測試(timing aware)。TestKompress產品中具備低功耗的功能會調整測試向量，減少測試期間的總電力消耗，以及保持使用者定義臨界值以下的最高電力。

MBISTArchitect工具使提供內存多重處理程序的全速測試流程自動化，同時使每單位面積成本(area overhead)降到最低。BSDArchitect工具適用于為內存BIST插入邊界掃描與TAP控制電路。YieldAssist工具能夠快速診斷故障組件，找出缺陷的位置與類型，常保IC良率。

"我們的全套硅芯片測試工具以先進IC技術為目標，例如UMC提供的65和45納米制程。"Mentor副總裁兼設計至硅芯片(Design-to-Silicon)事業(yè)部總經理Joe Sawicki表示："UMC 參考流程意味著客戶將可享受完整驗證的測試流程，而且能夠套用到各種組件上。"

UMC 65nm與40nm參考流程測試解決方案包括MBISTArchitect、BSDArchitect、TestKompress與YieldAssist產品。所有產品現(xiàn)在都正在供貨中。

?