臺(tái)積電成功開發(fā)28納米低耗電制程，明年量產(chǎn)

臺(tái)積電(TSMC)宣布成功開發(fā)28納米低耗電技術(shù)，同時(shí)配合雙/三閘極氧化層(dual/triple gate oxide)制程，將32納米制程所使用的氮氧化硅(Silicon Oxynitride，SiON)/多晶硅(poly Si)材料延伸至28納米制程，使得半導(dǎo)體可以持續(xù)往先進(jìn)制程技術(shù)推進(jìn)。

此一制程技術(shù)的優(yōu)勢(shì)還包括高密度與低Vcc_min六晶體管SRAM組件、低漏電晶體管、已通過(guò)驗(yàn)證的傳統(tǒng)模擬/射頻/電子熔線(analog/RF/electrical fuse)組件、低電阻-電容延遲(low-RC)的低介電質(zhì)銅導(dǎo)線(Cu-low-k interconnect)。此項(xiàng)成果并在近日于日本京都舉行的2009超大規(guī)模集成電路技術(shù)及組件技術(shù)研討會(huì)上發(fā)表。

該篇論文中并指出，使用28納米雙/三閘極氧化層系統(tǒng)單芯片技術(shù)所產(chǎn)出的64Mb SRAM良率十分優(yōu)異。此一SRAM的組件尺寸為0.127平方微米，芯片閘密度達(dá)每平方公厘390萬(wàn)個(gè)閘。在SRAM Vcc_min、電子熔線及模擬領(lǐng)域的優(yōu)異表現(xiàn)足以證明此制程技術(shù)的可制造性。

此一領(lǐng)先的制程技術(shù)再次展現(xiàn)臺(tái)積公司在低耗電、高效能制程采用氮氧化硅/多晶硅材料，提供客戶深具成本效益解決方案的承諾及能力。在這篇論文中，藉由應(yīng)變硅與氧化層厚度最佳化的氮氧化硅材料所產(chǎn)出的晶體管，與前一世代的45納米制程技術(shù)相較，不但速度提高25~40%，操作功耗減少30~50%，還擁有低待機(jī)及低操作功耗的優(yōu)勢(shì)。

臺(tái)積電早在2008年9月即宣布將28納米制程定位為全世代(Full Node)制程，提供客戶使用具能源效率的高效能及低耗電制程技術(shù)，并預(yù)計(jì)于2010年初開始生產(chǎn)。該公司預(yù)計(jì)將依照原定時(shí)程提供客戶28納米技術(shù)平臺(tái)。