制程準備就緒 3D IC邁入量產(chǎn)元年

2013年將出現(xiàn)首波3D IC量產(chǎn)潮。在晶圓代工廠制程服務(wù)，以及相關(guān)技術(shù)標準陸續(xù)到位后，半導(dǎo)體業(yè)者已計劃在今年大量采用矽穿孔(TSV)封裝和3D IC制程技術(shù)，生產(chǎn)高度異質(zhì)整合的系統(tǒng)單晶片方案，以符合物聯(lián)網(wǎng)應(yīng)用對智慧化和低功耗的要求。
三維(3D)IC的整合和封裝技術(shù)在2012年不僅從實驗室躍進生產(chǎn)線，而且3D IC的產(chǎn)品更將在2013年出現(xiàn)第一波量產(chǎn)高峰。同時，一股來自經(jīng)濟、市場需求和技術(shù)面向的融合力量，驅(qū)動英特爾(Intel)、美光、高通(Qualcomm)、三星(Samsung)、意法半導(dǎo)體(ST)和賽靈思(Xilinx)等全球半導(dǎo)體廠商在3D IC技術(shù)上不斷突破。
TSV封裝/3D IC制程助攻 晶片商打造高整合SoC方案
市場對更加智慧化、更高整合度、更低功耗的電子系統(tǒng)的需求持續(xù)成長，以滿足由“物聯(lián)網(wǎng)”領(lǐng)航的各種應(yīng)用。與此同時，各家廠商均尋求突破摩爾定律之道，其中少數(shù)廠已戮力證明采用矽穿孔(Through Silicon Via, TSV)封裝技術(shù)的3D IC制程的可行性，并采用各種全新供應(yīng)鏈運作模式。
業(yè)界大廠也投入尋求各種可克服摩爾定律限制的方法，希望透過提升元件容量和效能，以提供可混合不同種類晶片的解決方案，例如整合處理器、記憶體、現(xiàn)場可編程閘陣列(FPGA)和類比晶片的全新等級異質(zhì)架構(gòu)IC，并打造從前做不到的系統(tǒng)單晶片(SoC)。
堆疊式矽晶互連(SSI)3D IC架構(gòu)，可加速被動式矽中介層上多顆并排(Side-by-Side)晶片之間的互連傳輸;而可編程邏輯和收發(fā)器混合訊號晶片，透過矽中介層整合的可編程互連數(shù)量能超過一萬個，提供雙倍設(shè)計生產(chǎn)力、系統(tǒng)級效能，以及單顆元件的整合力。
3D晶片堆疊技術(shù)提升晶片內(nèi)的累計頻寬和省電效能，并可縮小基板的尺寸和降低輸入/輸出(I/O)延遲現(xiàn)象，且能將多顆晶片結(jié)合在同一個晶片封裝內(nèi)，可讓系統(tǒng)設(shè)計人員有更多有效畫分或擴充設(shè)計方案的選擇。
降低3D IC成本門檻　晶片商大量采用為關(guān)鍵
除了半導(dǎo)體廠商在3D IC的發(fā)展注入心力外，動態(tài)隨機存取記憶體(DRAM)制造商也采用矽穿孔技術(shù)，提供標準型的獨立式封裝堆疊元件。DRAM制造商在各個制訂標準的委員會中也非?；钴S，如推動Wide I/O DRAM與更高頻寬的3D IC DRAM規(guī)格制定。 從晶圓代工廠的動向來看，臺積電也展示CoWoS(Chip on Wafer on Substrate)技術(shù)導(dǎo)入商業(yè)應(yīng)用的可行性，并準備在2013年推出3D IC封裝的常規(guī)服務(wù)。
然而，踏入2013年后，3D IC在主流市場和采用度方面會面臨何種挑戰(zhàn)?為了徹底實現(xiàn)3D IC的潛力，半導(dǎo)體產(chǎn)業(yè)須面對眾多技術(shù)和商業(yè)考量的挑戰(zhàn)，首當其沖的是降低中介層和封裝制程成本，其中關(guān)鍵則是這項技術(shù)獲得大量采用，然而一個健全開放的市場對這些技術(shù)和服務(wù)的發(fā)展也同樣重要。
其次，晶片商必須以已知良裸晶(Known Good Die, KGD)進行設(shè)計，且需要更多區(qū)分良品的能力，以便盡可能讓3D IC在封裝后能符合所有規(guī)格。最后，須要開發(fā)全新的商業(yè)模式，這讓源自不同廠商的晶片可由一個整合商進行封裝，并可預(yù)先得知成本結(jié)構(gòu)、供應(yīng)鏈、效益/所有權(quán)和義務(wù)等明確細節(jié)，因此可將這項技術(shù)的應(yīng)用層面開拓到極致。展望2013年及未來，3D IC的產(chǎn)業(yè)體系預(yù)期會持續(xù)擴大。