[導讀]據臺灣對外貿易發(fā)展協(xié)會(TAITRA)透露，芯片代工巨頭臺積電（TSMC）有望超過intel，在2011年底推出業(yè)內首款采用3-D芯片堆疊技術的半導體芯片產品。 TAITRA的報告援引了一則匿名消息： Intel曾于今年5月表示，他們將于
據臺灣對外貿易發(fā)展協(xié)會(TAITRA)透露，芯片代工巨頭臺積電（TSMC）有望超過intel，在2011年底推出業(yè)內首款采用3-D芯片堆疊技術的半導體芯片產品。
TAITRA的報告援引了一則匿名消息： Intel曾于今年5月表示，他們將于今年年底前開始量產結合了三門晶體管技術（臺積電計劃14nm節(jié)點啟用類似的Finfet技術）的芯片產品。而臺積電這次推出采用3-D芯片堆疊技術半導體芯片產品的時間點則與其非常靠近。
雖然臺積電在與intel的3-D芯片競速比賽中獲勝了，但需要說明的是，臺積電采用的技術與Intel的三門晶體管技術存在很大的區(qū)別。臺積電開發(fā)的3-D芯片堆疊技術與其它半導體廠商一樣，以穿硅互聯(lián)技術（TSV）為核心 ，通過在互聯(lián)層中采用TSV技術來將各塊芯片連接在一起，以達到縮小芯片總占地面積，減小芯片間信號傳輸距離的目的。而英特爾采用的三門晶體管技術則是從芯片的核心部分晶體管內部結構上進行改革，業(yè)界稱為FinFET，因為硅通道類似于一個從半導體基片上凸起來的鰭。
根據外貿協(xié)會的報告，3-D技術等效增大了單芯片中的晶體管密度高達1000倍，而能耗則可降低50％左右。新技術有望解決傳統(tǒng)的“平面”的晶體管遇到的只能二維移動電子的困難。
在增加芯片單位面積內的晶體管密度方面，3-D芯片堆疊技術和三門晶體管技術均能起到正面的影響作用。
TAITRA還引用了臺積電研發(fā)部門高級副總裁蔣尚義的話稱，臺積電一直都在與芯片封裝商，以及芯片自動化設計軟件開發(fā)商就改善3-D芯片堆疊技術的實用性方面進行緊密合作。
下載文檔
