統(tǒng)計靜態(tài)時序分析(SSTA)的發(fā)展與前景解析

自從DAC 2005以來，人們一直在討論采用統(tǒng)計靜態(tài)時序分析(SSTA)工具來驗證目前和將來一代用90nm及其以下工藝制造的設(shè)計。既然要在最先進的工藝和設(shè)計中把物理效應(yīng)及復(fù)雜性結(jié)合起來，時序驗證就要求在制造過程中解決裸片內(nèi)部以及裸片與裸片之間的可變性問題。

與傳統(tǒng)的時序工具相比，SSTA在一或兩個小時內(nèi)完成分析；報告所有的工藝、電壓和溫度對設(shè)計時序的影響；并顯示可被期待的成品率。這種方法有若干有利條件可由設(shè)計團隊立即使用。

首先，在設(shè)計中的悲觀主義可被降低。例如，達到時間有可能縮短10%到15%，從而削減功耗。其次，極大地加快分析能導(dǎo)致更快的時序收斂。第三，能更快地探測不同的情形和實現(xiàn)，以掌握成品率、性能及成本的折衷。

一家集成器件制造商(IDM)建議做“智能”難點選擇以取代SSTA。在特殊情形的微處理器或定制設(shè)計中，選擇智能難點設(shè)計是管用的，其中，由于設(shè)計周期長、大型的設(shè)計團隊和對已制造出的器件的“容器”的使用等原因，對工藝和環(huán)境條件的深入掌握是可利用的。然而，對于處理不同的已綜合設(shè)計和固定性能目標的較小ASIC團隊來說，各個設(shè)計難點都是由設(shè)計決定的；并且有時侯甚至是依賴于路徑的。因此，要選出正確的智能難點并不容易。對于不想等待選擇智能難點的設(shè)計團隊，SSTA就是理想的工具。

雖然設(shè)計工程師通常不了解如何解決概率分布，但是，他們的興趣在于：確定存在多少悲觀主義？設(shè)計是否魯棒？以及針對功率或性能可以做什么最優(yōu)化？因此，設(shè)計工程師問他們自己的問題就不是“在給定的頻率我的成品率將是多少，”而是“給定我的目標規(guī)范和我的時序報告，我在哪里能作出改進？”SSTA就是一種能提供這些答案的工具。

設(shè)計團隊開始以統(tǒng)計分析工具進行工作最便捷的途徑是采用一種定相方法。統(tǒng)計時序分析工具能被用于分析傳統(tǒng)的確定性流程中的難點，并用于分析影響設(shè)計性能和成品率的一些隨機和系統(tǒng)的變量。因為SSTA被設(shè)計為快速地運行驗證，對電路工作的多種模式的分析也是切實可行。利用所有它的性能，SSTA實際上是最近電子工程專輯“重新思考SSTA”一文所描述的各種方法的一個超集。

要完全把SSTA工具利用起來，需要統(tǒng)計庫特征化和版圖提取。統(tǒng)計庫的創(chuàng)建現(xiàn)在用新的方法是可能且切實可行的，從而提供了比傳統(tǒng)的各種庫工具快10倍以上的特征提取速度的突破。把它與描述統(tǒng)計信息的新標準結(jié)合起來，CAD團隊在采用統(tǒng)計特征提取流程之前具備了清晰的路徑。

雖然在SSTA中并不一定要為系統(tǒng)變量建模，但是，這么做有優(yōu)勢。SSTA給予IDM設(shè)計團隊一種了解對他們的設(shè)計進行性能折衷的額外方法，特別是作為正被開發(fā)的各種新工藝。因為SSTA是能顯示和分析系統(tǒng)及隨機變量的通用解決方案，它也能確定每一種變量對設(shè)計的整體性能有怎么樣的影響。對于前沿硅節(jié)點來說，多數(shù)人的意見是隨機或失配變量將很快開始主宰各種設(shè)計，并且這將需要SSTA工具。

到45nm硅節(jié)點，設(shè)計團隊將需要采用SSTA，作為它們的可制造性設(shè)計(DFM)基礎(chǔ)架構(gòu)的一個組成部分，以控制設(shè)計中的不確定性。設(shè)計工具開發(fā)商正在著手創(chuàng)建一種架構(gòu)和平臺，以提供所有的SSTA的好處、執(zhí)行速度和容量，以處理各種計算的擴展集合以及把可適用性運用到諸如無線電、圖形和低功耗這樣的許多不同的應(yīng)用領(lǐng)域中。從我們的觀點看，我們能清楚地看到將來的SSTA及其光明的前景。

Mustafa Celik是Extreme DA公司的首席執(zhí)行官，該公司是一家位于加州Palo Alto的私人擁有的電子設(shè)計自動化公司。