用于EDA的系統(tǒng)級(jí)驗(yàn)證流

EDA行業(yè)繼續(xù)為硬件設(shè)計(jì)和驗(yàn)證進(jìn)行創(chuàng)新和著先進(jìn)工具開發(fā)，但目前尚未發(fā)現(xiàn)有哪種方法可以加速硬件/軟件開發(fā)的增長，或是能夠利用Cadence所稱的為企業(yè)系統(tǒng)級(jí)(ESL)方案。

為生成一個(gè)可提供真正企業(yè)范圍內(nèi)的系統(tǒng)級(jí)流程，EDA行業(yè)必須開發(fā)出一個(gè)利用了我們在硬件開發(fā)中見證的所取得眾多成就的全面方法論。它將專注在系統(tǒng)級(jí)生成、模擬、轉(zhuǎn)換、分析、集成和驗(yàn)證。借助在這些領(lǐng)域持續(xù)的創(chuàng)新，通過專注于它們?nèi)绾闻c系統(tǒng)級(jí)開發(fā)相互關(guān)聯(lián)，我們將可得到系統(tǒng)級(jí)驗(yàn)證愿景所需的力量和靈活性。

一個(gè)有效的方案必須支持捕捉系統(tǒng)級(jí)規(guī)范完整設(shè)計(jì)意圖的能力。它包括使團(tuán)隊(duì)中的核心成員擔(dān)當(dāng)早期架構(gòu)分析來確保以采用了業(yè)界認(rèn)可的意圖表述的計(jì)劃作為出發(fā)點(diǎn)。這種表述通常是采用C/C++或SystemC的高水平系統(tǒng)抽象。在該系統(tǒng)創(chuàng)制階段，設(shè)計(jì)團(tuán)隊(duì)必須根據(jù)速度與體積、低功耗與高性能等產(chǎn)品目標(biāo)來權(quán)衡規(guī)范中的各種要求。在設(shè)計(jì)團(tuán)隊(duì)就該權(quán)衡達(dá)成一致后，就向一個(gè)好的系統(tǒng)級(jí)開發(fā)和驗(yàn)證進(jìn)程前進(jìn)了一步。

采用先進(jìn)測試基準(zhǔn)的模擬仍是在最少資源下進(jìn)行最多系統(tǒng)功能驗(yàn)證的最主要工作。為使模擬在整個(gè)ESL項(xiàng)目中最有效，需要它能在包括C/C++、e、SystemC、SystemVerilog和其它HDL輸入的整個(gè)設(shè)計(jì)流中無縫地運(yùn)行。但為保持系統(tǒng)級(jí)環(huán)境的可靠性，當(dāng)使用這些語言時(shí)，不能犧牲性能。的確，該平臺(tái)必須允許架構(gòu)擴(kuò)展以及同時(shí)提供性能和詳盡驗(yàn)證替代的軟件開發(fā)。另外，需建立模擬環(huán)境，以便它能與基于硬件仿真的應(yīng)用級(jí)模擬協(xié)同工作并利用其帶來的好處。

需要源自系統(tǒng)級(jí)的實(shí)現(xiàn)轉(zhuǎn)換不僅是關(guān)于轉(zhuǎn)換的功能一致性的，還和在做實(shí)現(xiàn)選擇時(shí)提供程度適當(dāng)?shù)淖詣?dòng)化和控制相關(guān)。在一個(gè)有效的系統(tǒng)級(jí)方案中，這些轉(zhuǎn)換的驗(yàn)證仍是關(guān)鍵，它為實(shí)現(xiàn)方法的多樣性提供了一個(gè)開放方案。

為滿足市場需求，對宏架構(gòu)和微架構(gòu)實(shí)現(xiàn)的分析非常重要。若有用于系統(tǒng)級(jí)測量的算法再配以開發(fā)模型所需的方法學(xué)，則能支持對宏/微兩種架構(gòu)的分析。若沒有這些，項(xiàng)目團(tuán)隊(duì)在做重要決策時(shí)會(huì)茫無頭緒。

另外，橫跨從早期架構(gòu)建模到后硅驗(yàn)證的測試基準(zhǔn)方法對系統(tǒng)質(zhì)量和工期的可預(yù)測性都很關(guān)鍵。