2.5D封裝+28nm,破除摩爾定律魔咒改變IC產(chǎn)業(yè)游戲規(guī)則
摩爾定律認(rèn)為芯片上的晶體管數(shù)量每過18個月就會翻一番,過去20年,不管是和FPGA廠商還是ASIC廠商都在遵循在這個定律的發(fā)展,隨著微電子技術(shù)更深入地改變?nèi)藗兊纳?,摩爾定律似乎成了芯片技術(shù)發(fā)展的約束-----如何更早地實現(xiàn)裸眼3D電視?如何更快地提升無線通信帶寬?如何實現(xiàn)低功耗高速存儲?沒有更強大的芯片推出,這些愿景從提出到實現(xiàn)需要漫長的時間,現(xiàn)在,賽靈思公司提出的2.5D堆疊硅片互聯(lián)SSI 技術(shù)有望破除摩爾定律的魔咒,并有望徹底改變IC產(chǎn)業(yè)的游戲規(guī)則!
Vitex7-2000T FPGA---超越摩爾定律的產(chǎn)物
日前,賽靈思公司全球同步宣布推出首批28nm Vitex7-2000T FPGA,這是利用2.5D堆疊硅片互聯(lián)打造的全球容量最大的FPGA,它有195萬個邏輯門,68億個晶體管,單從晶體管數(shù)量上來說它也是世界最大的半導(dǎo)體芯片!它的運算能力是1.5TMACs ,其容量是同類產(chǎn)品的兩倍,這個技術(shù)讓FPGA的發(fā)展超越了摩爾定律,“這是一個可以game change的技術(shù)!”賽靈思全球高級副總裁亞太區(qū)執(zhí)行總裁湯立人評價道。
“你可以把它想象成一個巨大的處理平面,它可以處理海量的信息,它有2000個DSP,單個FPGA實現(xiàn)180,000MIPS指令,它就像一個超級計算機!而它的功耗只有19W!”賽靈思公司產(chǎn)品市場營銷總監(jiān)Brent Przybus強調(diào)。“未來我們還會推出針對某些特定應(yīng)用的版本,例如我們已經(jīng)推出了Virtex-7 XT和Virtex-7 HT,它們分別增加了高速收發(fā)器的數(shù)量,峰值帶寬超過2.5Tbps!”
這一強大的FPGA讓許多需要2年后完成的酷炫產(chǎn)品提前面市了!“例如目前大家看好的全視角裸眼3D電視技術(shù),這種全視角裸眼3D需要電視分析觀看者的視角,然后對內(nèi)容針對視角進行處理,現(xiàn)在還沒有強大的ASIC可以處理這些海量信息,但是Vitex7-2000T的推出,讓實現(xiàn)不在遙遠(yuǎn)。”湯立人指出,“預(yù)計明年初就將有真正全視角3D裸眼電視推出了。”
他舉例稱,有某無線廠商3年前規(guī)劃產(chǎn)品時,提出的需求是需要2000萬門的ASIC,性能要達到Tb級別、功耗預(yù)算為30瓦,開發(fā)時間為2年,但是,現(xiàn)在3年過去了,該產(chǎn)品的開發(fā)現(xiàn)狀是采用多芯片方案,不但需要ASIC,更需要兩塊Virtex-5完成處理,而且功耗高達70瓦!這還沒有計算因項目延長造成的資金投入和市場損失,“如果采用Vitex7-2000T FPGA,同樣可以完成規(guī)劃目標(biāo),但是功耗要低于30瓦、而開發(fā)時間僅為ASIC的1/3!上市時間等于縮短了2年!這給廠商帶來的好處大家都可以想象到!” 湯立人強調(diào),“所以Vitex7-2000T FPGA推出后廣受客戶歡迎,目前我們有2000個design in !而且已經(jīng)有基于Vitex7-2000T的產(chǎn)品出貨了!”
2.5D芯片堆疊與3D芯片堆疊的糾結(jié)
3D芯片堆疊的概念已經(jīng)提出了很多年,但是如何實現(xiàn)3D芯片一直是產(chǎn)業(yè)在探討的難題,目前,真正實現(xiàn)3D芯片的只有mems芯片,“我們認(rèn)為從目前的芯片到真正的3D芯片還需要數(shù)年的時間,而2.5D芯片堆疊是個不錯發(fā)展方向,會延續(xù)很久。”湯立人指出。“而賽靈思能完成2.5D芯片堆疊,也是得益于其獨特7系列獨特的架構(gòu),這種架構(gòu)可以支持FPGA進行方便的伸縮,如果沒有這種獨特的架構(gòu),很難采用這種堆疊互聯(lián)技術(shù)。”
所謂2.5D是指在無源器件上堆疊有源芯片,而3D芯片是指在有源芯片上堆疊有源芯片,賽靈思打造的2.5D堆疊技術(shù)是在無源硅中介層上并排幾個硅切片(有源切片),該切片再由穿過中階層的金屬連接,中介層在每個芯片間提供10000多個高速互聯(lián),這與PCB上不同IC通過金屬導(dǎo)線互聯(lián)通信類似,這個架構(gòu)的特點是,Vitex7-2000T雖然有4個切片組成,但設(shè)計人員功過賽靈思的設(shè)計工具可以將其看作一款大型FPGA進行操作和開發(fā)。
很多人擔(dān)心由此引發(fā)的熱管理問題,對此,湯立人解釋說由于中階層是無源的,所以除了FPGA芯片本身有功耗外沒有其他熱問題,它其實就是一個單芯片器件,不用特殊的降溫設(shè)計。而由于其內(nèi)部采用AMBA以及AXI4高速互聯(lián)總線,內(nèi)部互聯(lián)產(chǎn)生的功耗遠(yuǎn)小于四個器件外部互聯(lián)方式產(chǎn)生的熱量,所以采用2.5D堆疊技術(shù)的FPGA所產(chǎn)生的功耗要遠(yuǎn)低于四個單獨器件的功耗。
另外,采用SSI封裝架構(gòu)的內(nèi)應(yīng)力小于同樣大小的單片式倒裝片BGA封裝,因為中介層能有效分解堆積的內(nèi)壓力,所以這種封裝還提升了芯片的熱機械性能。
湯立人透露賽靈思早在2006年就開始堆疊芯片互聯(lián)技術(shù)的研發(fā),以后不斷在90nm、65nm、28nm工藝上進行集成和模塊化開發(fā),終于今天正式推出28nm 堆疊工藝技術(shù)的FPGA,這真可謂5年磨一劍,而這個技術(shù)也為整個半導(dǎo)體產(chǎn)業(yè)帶來福音,“2.5D芯片堆疊互聯(lián)技術(shù)也可以用于其他IC產(chǎn)品,我們認(rèn)為這個技術(shù)會不斷演進下去,直到數(shù)年后3D堆疊技術(shù)成熟后它還會有自己的生命力。”湯立人表示,“在我們的堆疊中,F(xiàn)PGA采用的是28nm工藝,而無源中介采用的是65nm工藝,這意味著什么?顯然,未來,采用2.5D堆疊技術(shù)工藝,可以給高工藝的FPGA集成更多其它工藝器件,比如65nm的模擬器件,40nm的memory等等。”
SEMICO更預(yù)測FPGA未來會集成標(biāo)準(zhǔn)單元、分立器件、多核處理器、光學(xué)器件等等,到那時,F(xiàn)PGA會變成什么? 發(fā)揮你的想象力吧!
賽靈思亞太區(qū)上銷售與市場總監(jiān)張宇清指出:“Vitex7-2000T FPGA的推出給ASIC原型開發(fā)帶來提升,原來64個FPGA完成13個ASIC模擬驗證,而且只能進行10套軟件系統(tǒng)的開發(fā),而現(xiàn)在只要16個Vitex7-2000T FPGA就可以完成13個大型ASIC模擬驗證,并進行200套系統(tǒng)軟件開發(fā),這在ASIC設(shè)計效率的提升是非常驚人!”這其中有趣的現(xiàn)象是ASIC的設(shè)計效率提升得益于FPGA的發(fā)展,而FPGA又在不斷取代高端ASIC,“因為隨著工藝的演進,高端ASIC的風(fēng)險和成本驚人,例如28nm的NRE費用就達4000萬美元,這還不算芯片修改的費用,而用28nm FPGA, NRE費用是零!”張宇清舉例道,“另外,ASIC和FPGA各有其發(fā)展市場,也不能對立的看待,不能用簡單的取代來看兩個產(chǎn)品。”
前天,臺積電宣布28nm工藝正式量產(chǎn),共有5家廠商量產(chǎn),其中FPGA廠家就有兩家,隨著工藝技術(shù)的高速發(fā)展,一個以FPGA為引領(lǐng)者的時代到來了!