三大系列28nm器件成功融入主流高端ASIC和ASSP市場(chǎng)

自上世紀(jì)80年代中期FPGA作為1,500 ASIC等效門(mén)器件首次進(jìn)入市場(chǎng)以來(lái)，F(xiàn)PGA已經(jīng)取得了長(zhǎng)足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，F(xiàn)PGA準(zhǔn)備實(shí)踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過(guò)更低的傳統(tǒng)上由ASIC和ASSP占據(jù)主要地位的中低批量應(yīng)用市場(chǎng)的總擁有成本，同時(shí)為大批量應(yīng)用市場(chǎng)提供等同的總擁有成本，賽靈思進(jìn)而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應(yīng)商。另外，這種總擁有成本上的優(yōu)勢(shì)與傳統(tǒng)上FPGA能夠加速產(chǎn)品面市和降低風(fēng)險(xiǎn)的優(yōu)勢(shì)實(shí)現(xiàn)了充分結(jié)合。總體而言，所有這些因素意味著FPGA正在作為大多數(shù)應(yīng)用事實(shí)上的邏輯IC而興起。

在發(fā)布的7系列中，賽靈思將推出前所未有的200萬(wàn)邏輯單元FPGA，其容量是目前最強(qiáng)大的Virtex®-6器件的2.5倍。按照咨詢對(duì)象、設(shè)計(jì)方法和針對(duì)應(yīng)用的不同，最強(qiáng)勁的7系列FPGA可以提供介于1,500萬(wàn)到4,000萬(wàn)等效ASIC門(mén)之間的所有功能。因此，在過(guò)去10年里，賽靈思在同等價(jià)格的情況下將FPGA的容量提升到了其10年前所推出產(chǎn)品的30倍以上。

不過(guò)大幅度提升容量只是7系列整個(gè)故事的開(kāi)端而已。這些大容量FPGA的運(yùn)行速度比上一帶的Virtex-6更快，但功耗卻只是后者的一半。

賽靈思首席執(zhí)行官M(fèi)oshe Gavrielov表示：“ASIC既沒(méi)有消逝，也不會(huì)全部退出市場(chǎng)。不過(guò)它們僅適用于批量極大的應(yīng)用。在設(shè)計(jì)過(guò)程中，我們?cè)?jīng)對(duì)為什么要用FPGA心懷疑慮，現(xiàn)在我們則會(huì)問(wèn)為什么不用FPGA呢？”

新推出的7系列是第一款完全由Gavrielov負(fù)責(zé)開(kāi)發(fā)出來(lái)的賽靈思FPGA系列。在2007年加入賽靈思之前，Gavrielov曾擔(dān)任設(shè)計(jì)工具提供商Verisity的首席執(zhí)行官。在此之前，他曾經(jīng)在ASIC公司LSI Logic從事過(guò)多年的管理工作。Gavrielov讓賽靈思走上了快速發(fā)展的道路，而驅(qū)動(dòng)這種發(fā)展的主要推動(dòng)因素就是業(yè)界領(lǐng)先的FPGA產(chǎn)品線——7系列的重點(diǎn)所在，以及目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略。

為了實(shí)現(xiàn)這種增長(zhǎng)，7系列進(jìn)行了多項(xiàng)重大改進(jìn)，包括重點(diǎn)突出節(jié)能和大容量、更好總體系統(tǒng)性能的一體化可擴(kuò)展新型架構(gòu)

從統(tǒng)一架構(gòu)出發(fā)

直到最近推出7系列前，賽靈思的FPGA產(chǎn)品線主要包括高性能的Virtex系列和大批量的Spartan®系列。在賽靈思于上世紀(jì)90年代晚期推出這兩個(gè)產(chǎn)品線的時(shí)候，Virtex和Spartan器件使用的是大相徑庭的架構(gòu)。從用戶的角度來(lái)看，這兩個(gè)系列之間存在著顯著的差別，每種器件對(duì)應(yīng)的IP和使用時(shí)的設(shè)計(jì)體驗(yàn)也是如此。如果想把終端產(chǎn)品的設(shè)計(jì)從Spartan設(shè)計(jì)擴(kuò)展到Virtex設(shè)計(jì)，架構(gòu)、IP和引腳數(shù)量的差異就會(huì)非常明顯。反之亦然。

但在采用7系列的統(tǒng)一架構(gòu)后，上述差異將不復(fù)存在。從7系列開(kāi)始，賽靈思不再使用Spartan品牌推出新器件，而是推出了能全面覆蓋從低成本到高性能的三大系列構(gòu)成的完整FPGA產(chǎn)品線。該產(chǎn)品線均采用了類(lèi)似的Virtex FPGA架構(gòu)（見(jiàn)圖2）。

Virtex仍然是7系列高端FPGA的名稱(chēng)。新款Virtex-7系列能夠提供多達(dá)200萬(wàn)邏輯單元的驚人容量，性能則在以前幾代產(chǎn)品的系統(tǒng)性能的基礎(chǔ)上提升兩倍以上。

作為低成本市場(chǎng)上Spartan-6 FPGA的平穩(wěn)過(guò)渡，新款A(yù)rtixTM-7系列將面向低成本、低功耗應(yīng)用在價(jià)格、功耗和小尺寸方面引領(lǐng)整個(gè)行業(yè)。

個(gè)系列中的最后一個(gè)系列完美地填補(bǔ)了高端的Virtex-7和低端的Artix-7之間的空白。KintexTM-7具有優(yōu)異的性價(jià)比優(yōu)勢(shì)，是賽靈思用于替代主流ASIC和ASSP的平臺(tái)。

賽靈思可編程平臺(tái)開(kāi)發(fā)高級(jí)副總裁Victor Peng預(yù)計(jì)，像Kintex-7這樣的中堅(jiān)產(chǎn)品便于賽靈思提供綜合而完整的產(chǎn)品系列，從而適用于更多的應(yīng)用。

Peng表示：“以前，為了填補(bǔ)中端市場(chǎng)，賽靈思需要同時(shí)開(kāi)發(fā)一款Spartan的高性能、大容量版本和一款Virtex的低成本、小容量和低性能版本。但是Spartan和Virtex在架構(gòu)、IP和引腳數(shù)量方面存在顯著差異?，F(xiàn)在，Artix、Kintex和Virtex系列均采用統(tǒng)一的7系列架構(gòu)，客戶能夠更加方便地在系列間移植設(shè)計(jì)，讓其IP投資發(fā)揮出更大的成效。”

因?yàn)榭蓴U(kuò)展式處理平臺(tái)（EPP）和7系列器件均使用相同的Virtex邏輯架構(gòu)結(jié)構(gòu)，客戶還可以把7系列上的設(shè)計(jì)塊移植到即將發(fā)布的EPP邏輯部分。此外，該通用邏輯架構(gòu)還支持ARM AXI4（高級(jí)可擴(kuò)展接口）協(xié)議。這意味著賽靈思的內(nèi)部IP開(kāi)發(fā)人員和數(shù)以百計(jì)的IP合作伙伴可以更加方便地就賽靈思FPGA選用并實(shí)施兼容于AXI的IP。如果許多客戶已經(jīng)構(gòu)建了兼容于AXI的IP，這樣就能更加便于把設(shè)計(jì)從ASIC或者ASSP移植到7系列FPGA。

Peng指出，除了能夠給客戶和IP合作伙伴帶來(lái)重大優(yōu)勢(shì)，該統(tǒng)一架構(gòu)還能讓賽靈思今后的開(kāi)發(fā)工作更加重點(diǎn)突出、分工明確。Peng表示：“這意味著我們的企業(yè)可以一次性完成相關(guān)工作。”

28nmHPL：功耗、容量和性能的完美組合

隨著新款7系列的推出，賽靈思通過(guò)與臺(tái)灣晶圓廠TSMC合作，引入了最新優(yōu)化的高k金屬門(mén)（HKMG）高性能、低功耗（HPL）工藝，完成了制造策略的調(diào)整，使之進(jìn)一步與現(xiàn)代IC設(shè)計(jì)的實(shí)際情況相結(jié)合。

過(guò)去，F(xiàn)PGA廠商都是在晶圓廠推出最新的半導(dǎo)體工藝之后，立即在其性能最高的變種上實(shí)施設(shè)計(jì)。不過(guò)，從90nm工藝開(kāi)始，漏電就成為一個(gè)嚴(yán)重的問(wèn)題。而且該問(wèn)題針對(duì)65nm和40nm更為嚴(yán)重。在28nm工藝節(jié)點(diǎn)上，如果不加以處理，漏電電流將占器件功耗的50%以上。除了在器件沒(méi)有工作的時(shí)候還耗用電力，運(yùn)行時(shí)的漏電電流還會(huì)產(chǎn)生額外的熱量，而這種熱量會(huì)進(jìn)而加重漏電。特別是對(duì)連續(xù)使用的高性能應(yīng)用而言，這種惡性循環(huán)會(huì)縮短器件的壽命，導(dǎo)致災(zāi)難性的IC故障。這會(huì)嚴(yán)重影響在給定應(yīng)用中使用FPGA的可行性以及系統(tǒng)的可靠性。

在限制28nm的高性能工藝的漏電問(wèn)題上，晶圓廠已經(jīng)取得了重大進(jìn)展。賽靈思與其新的晶圓廠合作伙伴T(mén)SMC合作，針對(duì)7系列對(duì)該廠的新款HKMG HPL工藝進(jìn)行了優(yōu)化，重點(diǎn)是在縮小幾何尺寸的同時(shí)提高容量和系統(tǒng)性能，同時(shí)降低功耗。

Peng表示，通過(guò)用HPL工藝取代HP工藝，賽靈思可以將功耗降低50%，而性能方面的降幅只有3%。通過(guò)融合HPL工藝與在7系列中實(shí)現(xiàn)的綜合性強(qiáng)化節(jié)能措施，與上一代密度相同的產(chǎn)品相比，可以讓總體能耗下降50%。

Peng表示，50%的能耗下降可以帶給設(shè)計(jì)小組兩個(gè)選擇：“在7系列中以此前一半的功耗實(shí)現(xiàn)類(lèi)似規(guī)模的Virtex-6或者Spartan-6設(shè)計(jì)，或者在[新]設(shè)計(jì)中以相同的功耗實(shí)現(xiàn)雙倍的邏輯功能。采用HPL工藝后，我們可以為客戶提供更加具有可用性的性能和更多的邏輯門(mén)，以便在設(shè)計(jì)中實(shí)施更多的功能。”

賽靈思首席執(zhí)行官Gavrielov指出，通過(guò)選擇更高容量但更低功耗的28nm工藝產(chǎn)品，賽靈思跟上了微處理器行業(yè)的步伐，進(jìn)而引領(lǐng)FPGA行業(yè)的發(fā)展。大約10年以前，MPU制造商就認(rèn)識(shí)到采用更新的工藝來(lái)提升時(shí)鐘頻率會(huì)造成嚴(yán)重的漏電問(wèn)題，從而導(dǎo)致耐熱性差的器件損壞。

Gavrielov表示：“我們從半導(dǎo)體行業(yè)的處理器側(cè)了解到，鑒于目前的工藝情況，更高的集成度和效率是實(shí)現(xiàn)性能的最佳途徑，而非僅僅提高器件的運(yùn)行速度。采用當(dāng)前的工藝，如果只是單純地提高運(yùn)行速度，會(huì)消耗更多的功率，并帶來(lái)散熱問(wèn)題——從而惡化功耗水平和性能。我們需要高度關(guān)注最終用戶應(yīng)用，確保我們?cè)跐M足系統(tǒng)的低功耗要求和系統(tǒng)需求之間尋得合理的平衡。我們認(rèn)為，隨著深受客戶青睞的7系列FPA的推出，我們將交付出色的價(jià)值方案。”

Peng指出，如果賽靈思采用HP工藝實(shí)現(xiàn)增量時(shí)鐘加速，與功耗的大幅度增加相比，性能的增加將顯得微不足道，從而迫使用戶在設(shè)計(jì)中把許多精力放在功耗和散熱問(wèn)題上。他們可能需要在最終的系統(tǒng)中采用復(fù)雜的散熱裝置，甚至于風(fēng)扇或者水冷系統(tǒng)以及相關(guān)的供電線路，從而造成額外的系統(tǒng)成本。

Gavrielov表示，HPL只是賽靈思用于降低7系列功耗的十多種技術(shù)之一。例如，賽靈思把配置邏輯電壓從2.5v降低到1.8v，同時(shí)使用HVT、RVT和LVT晶體管來(lái)優(yōu)化DSP、Block RAM、SelectIOTM及其他硬件塊，實(shí)現(xiàn)在優(yōu)化性能和占位面積的同時(shí)降低靜態(tài)功耗。因此，每個(gè)DSP片消耗的電力是等效邏輯實(shí)施方案的1/12。通過(guò)優(yōu)化FPGA線路中的高度集成硬件塊的比率，賽靈思能夠在保持靈活性的同時(shí)，實(shí)現(xiàn)最高的性能和最低的功耗。

客戶還可以使用ISE®Design Suite 12中引入的智能時(shí)鐘門(mén)特性，讓7系列的動(dòng)態(tài)功耗進(jìn)一步下降20%。最終，通過(guò)使用賽靈思的第四代部分再配置技術(shù)來(lái)有效地“關(guān)閉”設(shè)計(jì)中未使用的部分，用戶可以大幅度地降低功耗。

通過(guò)將容量翻番，并在功耗下降50%的情況下大幅提升系統(tǒng)性能，Virtex-7系列把業(yè)界最成功的FPGA架構(gòu)推到了一個(gè)新的高度。

結(jié)果呢？通過(guò)采用HPL工藝，加上其他降低功耗的措施，同時(shí)以統(tǒng)一架構(gòu)推出新器件，賽靈思現(xiàn)在能夠推出全面的FPGA產(chǎn)品線，從大批量低功耗產(chǎn)品線到具有業(yè)界迄今最大容量和最高性能的產(chǎn)品線，應(yīng)有盡有。

Virtex-7、Kintex-7和Artix-7系列

賽靈思營(yíng)銷(xiāo)高級(jí)總監(jiān)Patrick Dorsey表示，7系列的三個(gè)新系列將幫助賽靈思贏得更大的ASIC和ASSP市場(chǎng)份額，深入地打入從低功耗醫(yī)療設(shè)備到最高性能的有線和無(wú)線網(wǎng)絡(luò)設(shè)備更為廣闊的垂直市場(chǎng)。

Dorsey表示，作為入門(mén)級(jí)產(chǎn)品，“新Artix-7系列具有最低的絕對(duì)功耗和成本，并采用小尺寸封裝”，密度為20,000到355,000邏輯單元。該器件的價(jià)格比Spartan-6 FPGA低35%，速度快30%，功耗低50%。從Spartan-6FPGA轉(zhuǎn)移到Artix-7器件，設(shè)計(jì)人員可以實(shí)現(xiàn)將靜態(tài)功耗降低85%并將動(dòng)態(tài)功耗降低35%。

GTP串行收發(fā)器支持的線速高達(dá)3.75Gbits/秒。其他的主要特性還包括用于與陳舊組件連接的3.3V I/O和為實(shí)現(xiàn)最低成本而采用的線鍵合封裝。對(duì)于小尺寸外形，可采用芯片尺寸封裝。為便于低成本PCB制造，可選用1.0毫米球間距的封裝。

Dorsey表示，新系列的基礎(chǔ)是Virtex架構(gòu)，它包含了許多僅Virtex系列擁有，而未在Spartan產(chǎn)品線中提供的先進(jìn)特性。例如，Artix-7內(nèi)含增強(qiáng)型系統(tǒng)監(jiān)測(cè)模擬功能（即現(xiàn)在所稱(chēng)的XADC模擬功能），以便用戶監(jiān)測(cè)系統(tǒng)中的功能、溫度、觸摸傳感器、動(dòng)作控制和其他現(xiàn)實(shí)世界中的模擬工作。集成的XADC技術(shù)可以實(shí)現(xiàn)全新一類(lèi)混合信號(hào)應(yīng)用。

另外，有了這些優(yōu)化的規(guī)格以后，Artix-7FPGA能夠更好地滿足超聲波設(shè)備等應(yīng)用的低功耗要求。這些器件還能夠滿足高端商用數(shù)字像機(jī)的鏡頭控制模塊以及12V供電驅(qū)動(dòng)的新一代汽車(chē)信息娛樂(lè)系統(tǒng)對(duì)小尺寸、低功耗的要求。Artix-7器件能夠滿足軍用航電和通信應(yīng)用最為嚴(yán)格的SWAP-C（尺寸、重量、功耗和成本）要求。

Kintex-7 FPGA系列

Dorsey表示，借助新的中端系列Kintex-7，賽靈思現(xiàn)在能夠?yàn)槭袌?chǎng)提供性價(jià)比最高的FPGA產(chǎn)品。Dorsey認(rèn)為：“有了Kintex-7系列，我們的器件的價(jià)格和功耗將是Virtex-6 FPGA的一半，但性能和功能等同。”

他表示，Kintex-7器件特別受要求成本效益的信號(hào)處理應(yīng)用的歡迎。這是因?yàn)樵撈骷盗刑峁┝素S富的DSP片（從120個(gè)到1,540個(gè)），高達(dá)5,663kbit的分布式RAM和28,630kbit的內(nèi)部塊靜態(tài)RAM，以及4個(gè)到16個(gè)10.3-Gbps GTX串行收發(fā)器。Dorsey表示，對(duì)需要低成本替代產(chǎn)品的Virtex用戶和傳統(tǒng)上使用Spartan FPGA、但需要擴(kuò)展提升系統(tǒng)性能水平的客戶而言，Kintex-7具有同等的吸引力。實(shí)際上，由于具有3萬(wàn)到40萬(wàn)個(gè)門(mén)的邏輯密度，Kintex-7器件的性能比Artix-7 FPGA高40%，性能與Virtex-6相當(dāng)，而且比Spartan-6快得多。

Dorsey表示Kintex-7器件是實(shí)施長(zhǎng)期演進(jìn)（LTE）無(wú)線射頻和基帶子系統(tǒng)的理想選擇。配合賽靈思近期發(fā)布的第四代部分再配置技術(shù)，7系列的用戶可以進(jìn)一步降低功耗和成本，實(shí)現(xiàn)毫微微基站、微型基站和一般基站的廣泛部署。這些器件的串行連接性能、存儲(chǔ)性能和邏輯性能非常適合于大規(guī)模有線通信，比如把高速網(wǎng)絡(luò)帶到小區(qū)和每家每戶的10G無(wú)源光網(wǎng)絡(luò)（PON）光線路終端（OLT）線卡。

此外，Kintex-7 FPGA還適用于消費(fèi)電子市場(chǎng)上的高清3D平板顯示器、用于新一代廣播視頻點(diǎn)播系統(tǒng)的互聯(lián)網(wǎng)視頻協(xié)議橋、軍用航電需要的高性能圖像處理系統(tǒng)和支持多達(dá)128個(gè)高分辨率信道的超聲設(shè)備。

Virtex-7 FPGA系列

對(duì)高端Virtex-7 FPGA而言，它把業(yè)界最成功的FPGA架構(gòu)帶到了新的高度。與上一代的Virtex-6 FPGA相比，在容量翻番的同時(shí)，實(shí)現(xiàn)了30%的系統(tǒng)性能提升和50%的功耗下降。

Dorsey表示Virtex-7非常適用于要求最高性能、最大容量和最大帶寬的通信系統(tǒng)。在推出Virtex-7T和Virtex-7XT變體后，該FPGA產(chǎn)品線在嵌入式串行收發(fā)器、DSP片、存儲(chǔ)塊和高速I(mǎi)/O的數(shù)量和性能方面，把FPGA技術(shù)推到了一個(gè)新的高度，堪稱(chēng)一款設(shè)立業(yè)界基準(zhǔn)的超高端器件。

Virtex-7器件有多達(dá)1,200個(gè)SelectIOTM引腳，提供多達(dá)36個(gè)GTX 10.3Gbps串行收發(fā)器、多達(dá)200萬(wàn)邏輯單元的超高端邏輯容量和業(yè)界最大的并行I/O帶寬。該I/O配置能夠?qū)崿F(xiàn)市場(chǎng)上已有的最大數(shù)量72位DDR3存儲(chǔ)并行組，支持2,133Mbps。

同時(shí)，新Virtex-7XT器件還在單個(gè)FPGA中提供了最大的串行帶寬，可提供多達(dá)72個(gè)以13.1Gbps運(yùn)行的GTH收發(fā)器或者80個(gè)GTH和GTX收發(fā)器（24個(gè)運(yùn)行在13.1Gbps，56個(gè)運(yùn)行在10.3Gbps）。此外，該器件具有更高的DSP與邏輯比，可以實(shí)現(xiàn)更大的吞吐能力，在600MHz時(shí)有多達(dá)3,960個(gè)DSP片，提供4.7TMAC。另外，7XTFPGA具有最高達(dá)65Mbit的更高片上BRAM與邏輯比，可用于低延遲數(shù)據(jù)緩存。Dorsey表示，賽靈思將最終在該系列中增加帶有28Gbps收發(fā)器的器件。具體發(fā)布細(xì)節(jié)待定。

Dorsey表示，新款Virtex-7 FPGA針對(duì)的目標(biāo)是高性能無(wú)線、有線和廣播基礎(chǔ)設(shè)施子系統(tǒng)。Virtex-7 FPGA的兆兆級(jí)MACC信號(hào)處理功能能夠?qū)崿F(xiàn)先進(jìn)的雷達(dá)和高性能計(jì)算系統(tǒng)。產(chǎn)品開(kāi)發(fā)人員現(xiàn)在可以用單片F(xiàn)PGA實(shí)現(xiàn)的100GE線路卡取代ASIC和多集合ASSP解決方案，以達(dá)到增加帶寬的目的，并同時(shí)降低功耗和成本。其他應(yīng)用包括用于一體化多路轉(zhuǎn)換器/轉(zhuǎn)調(diào)器應(yīng)用的100Gbit光傳輸網(wǎng)絡(luò)（OTN）多路轉(zhuǎn)調(diào)器、300GInterlaken橋和400G光網(wǎng)絡(luò)卡。

此外，這些超高端器件還能夠提供構(gòu)建下一代測(cè)試測(cè)量設(shè)備所需的邏輯密度、性能和I/O帶寬。對(duì)于適用ASIC的系統(tǒng)，Virtex-7 FPGA的設(shè)計(jì)人員可以在原型構(gòu)建和仿真階段使用更少的器件，從而達(dá)到降低互聯(lián)/設(shè)計(jì)復(fù)雜性以及成本的目的。

EasyPath—進(jìn)一步降成本的選擇

Dorsey表示公司的EasyPathTM計(jì)劃能夠延伸賽靈思7系列FPGA的價(jià)值，為數(shù)量在10萬(wàn)單位的中高批量應(yīng)用提供最低的總擁有成本。該總擁有成本只要求客戶承擔(dān)開(kāi)發(fā)成本和單位成本。此外，他們還能充分享受FPGA所提供的因產(chǎn)品面市時(shí)間縮短和風(fēng)險(xiǎn)降低而帶來(lái)的優(yōu)勢(shì)。這將進(jìn)一步提升賽靈思作為戰(zhàn)略性邏輯IC供應(yīng)商的地位。

EasyPath將賽靈思的FPGA制造工藝與客戶的設(shè)計(jì)相結(jié)合，實(shí)現(xiàn)了成本的縮減。這樣可以在相同的半導(dǎo)體器件上實(shí)現(xiàn)相同的特性，而且確保只在給定的設(shè)計(jì)中進(jìn)行工作。Dorsey表示EasyPath-7從設(shè)計(jì)凍結(jié)到完成只需要6個(gè)星期，成本可降低35%，并且沒(méi)有最低批量要求，也不需要客戶方面進(jìn)行工程工作——所有成本只是30萬(wàn)美元的一次性工程成本。

Dorsey表示：“現(xiàn)在您盡可放心。一旦您設(shè)計(jì)FPGA，您可以選擇Kintex-7或者Artix-7來(lái)實(shí)現(xiàn)更低的成本。如果需要進(jìn)一步降低成本來(lái)支持更大的批量，就可以采用EasyPath-7。另外，如果您已經(jīng)完成了FPGA設(shè)計(jì)，并且想選擇EasyPath。由于客戶不需要進(jìn)一步的工程資源，采購(gòu)部門(mén)可以負(fù)責(zé)其他工作。”

新一代目標(biāo)設(shè)計(jì)平臺(tái)

隨著新系列的發(fā)布，賽靈思正在推出第二代目標(biāo)設(shè)計(jì)平臺(tái)。目標(biāo)設(shè)計(jì)平臺(tái)是賽靈思2009年隨Virtex-6和Spartan-6 FPGA推出的應(yīng)用專(zhuān)用設(shè)計(jì)助手。賽靈思的目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略讓系統(tǒng)設(shè)計(jì)人員能夠使用更簡(jiǎn)單、更智能化的設(shè)計(jì)方法，通過(guò)集成FPGA器件、設(shè)計(jì)工具、IP、開(kāi)發(fā)套件和目標(biāo)參考設(shè)計(jì)這五大關(guān)鍵元素，創(chuàng)建基于FPGA的解決方案。

支持全新FPGA系列的早期ISE Design Suite軟件已經(jīng)交付少量早期用戶和合作伙伴。第一批器件將于2011年第一季度交付。