21ic訊 新思科技公司（Synopsys, Inc.）日前宣布了一種集成化混合原型驗證解決方案，它將Synopsys的Virtualizer虛擬原型驗證和Synopsys基于FPGA的HAPS原型驗證結合在一起，以加速系統(tǒng)級芯片（SoC）硬件和軟件的開發(fā)。通過對新設計的功能使用Virtualizer虛擬原型技術和對重用邏輯使用基于FPGA的HAPS原型技術，設計師能夠將設計周期中軟件開發(fā)的起始時間提前多達12個月。此外，Synopsys的混合原型設計解決方案可確保設計師加速對硬件/軟件的集成及系統(tǒng)驗證，顯著縮短了整體的產品設計周期。憑借ARM Cortex處理器的高性能模型、基于ARM AMBA協(xié)議的事務處理器以及DesignWare IP，開發(fā)者可為了最貼近他們的設計需求，而方便地將其基于ARM處理器的設計進行分割分別進入到虛擬的和基于FPGA的原型中。
目前，設計師在構建SoC原型時使用兩種相對獨立的方法：基于事務級模型（TLM）的虛擬原型驗證和基于FPGA的原型驗證。虛擬原型驗證通過執(zhí)行快速TLM而完美地適用于在沒有RTL時加快的軟件開發(fā)，并提供了更高效的糾錯和腳本分析?；贔PGA的原型設計可提供周期精準和高性能的執(zhí)行，以及直接真實接口連接。Synopsys的混合原型設計解決方案將Virtualizer虛擬原型和HAPS基于FPGA原型兩者的優(yōu)勢精心調和在一起，以使軟件開發(fā)和系統(tǒng)集成能在項目周期中更快完成。
“不斷增加的復雜性與軟件內容與多核SoC關聯(lián)在了一起，意味著系統(tǒng)工程師和軟件開發(fā)者不能夠等待硬件就位才開始他們的工作，因此他們越來越多地使用其芯片和系統(tǒng)的原型，”研究公司VDC Research的嵌入式軟件及硬件副總裁 Chris Rommel說道。“Synopsys的‘混合’方法解決了單一SoC原型驗證方法的許多限制，它使開發(fā)者可以隨意地將RTL之前的事務級模型與已經存在或正在開發(fā)的RTL混合在一起，為設計團隊的硬件及軟件開發(fā)帶來大幅度的提前。”
Synopsys的混合原型驗證解決方案增強了軟件棧驗證，這是因為通過使用Virtualizer虛擬原型可帶來非常高的處理器執(zhí)行速度。它通過模擬PHY或測試設備直接連接到真實世界，該I/O模型接口疊加在基于FPGA的HAPS上。此外，設計師把已有的RTL 或IP用在基于FPGA的原型和把新功能用在SystemC事務級模型中，這樣的方法在項目開發(fā)中可以更快地執(zhí)行和更早地實現(xiàn)。
Synopsys的高性能HAPS通用多資源總線（UMRBus）物理連接，可高效地在虛擬和基于FPGA原型驗證兩種環(huán)境之間傳輸數(shù)據(jù)。預先驗證的、基于HAPS的事務處理器可支持ARM AMBA 2.0 AHB™/APB™、AXI3™、AXI-4™和AXI4-Lite™互聯(lián)，它為設計師在虛擬或基于FPGA的原型驗證環(huán)境之間分割SoC設計提供了很大的靈活性，分割可在AMBA 互聯(lián)的通常的模塊級邊界進行。與傳統(tǒng)基于FPGA的原型設計相比，使用混合原型中的基于Virtualizer環(huán)境的軟件糾錯能力，用戶對正在開發(fā)的軟件的寄存器和存儲器文件擁有更大的可見度和控制能力。
“混合原型方案給設計團隊提供了硬件和軟件兩種原型設計方法必須提供的最佳優(yōu)勢，”Synopsys公司IP和系統(tǒng)市場營銷副總裁John Koeter說道。“將Virtualizer虛擬原型技術的優(yōu)勢與HAPS基于FPGA的原型技術的優(yōu)勢通過UMRBus物理聯(lián)接整合在一起，Synopsys可使設計師更快地、在設計周期中更早地開發(fā)出完全可運行的SoC原型，并加速了軟件開發(fā)和對整個系統(tǒng)的驗證。”
供貨
這種混合原型驗證解決方案現(xiàn)已可向早期采用者供貨。
在DAC 2012將演示混合原型方案
Synopsys已在DAC 2012的 #1130展位上演示集成化混合原型驗證解決方案。DAC于2012年6月3日-7日在美國加利福尼亞州舊金山市舉行。
下載文檔
