基于ARM的SoC FPGA縮短設(shè)計(jì)時(shí)間

在FPGA內(nèi)嵌的CPU中，不管是以前的軟核、還是硬核都是FPGA必然的發(fā)展趨勢(shì)。不過(guò)，有好的硬件平臺(tái)并不表示產(chǎn)品就是好產(chǎn)品，硬件平臺(tái)必須要有軟件的支持，比如軟件開(kāi)發(fā)環(huán)境，這樣才能使設(shè)計(jì)工程師在最短時(shí)間內(nèi)設(shè)計(jì)出成功的方案。同時(shí)，還不能讓整個(gè)產(chǎn)品的上市周期受到延遲，不管是第三方還是軟件都需要努力。

目前，對(duì)整個(gè)嵌入式開(kāi)發(fā)人員來(lái)講，面臨的挑戰(zhàn)很多，比如器件遠(yuǎn)遠(yuǎn)跟不上應(yīng)用的挑戰(zhàn)。所以對(duì)設(shè)計(jì)人員來(lái)講，如何提高系統(tǒng)的性能是關(guān)鍵。

今年10月份，Altera將推出兩個(gè)系列的帶硬核的FPGA。根據(jù)客戶(hù)運(yùn)用層次的不同，包括運(yùn)用場(chǎng)景的不同，可以選擇不同邏輯規(guī)模。帶ARM9硬核的FPGA來(lái)完成系統(tǒng)設(shè)計(jì)，可以運(yùn)用到能源和工業(yè)方面等方面。

有了硬件平臺(tái)，必然還要有軟件的支持。有了軟件的支持和硬件平臺(tái)的一些新特性，加上我們建議的一些好的設(shè)計(jì)方法，可以把用戶(hù)的平臺(tái)作為一個(gè)虛擬的開(kāi)發(fā)。

此外，一個(gè)成功的產(chǎn)品不僅僅要有硬件，還要有一個(gè)好的硬件流程，包括軟件的支持。Altera本身有傳統(tǒng)的FPGA設(shè)計(jì)理念，當(dāng)用到傳統(tǒng)FPGA設(shè)計(jì)時(shí)，還要依賴(lài)于ARM的一個(gè)開(kāi)發(fā)環(huán)境，要有一個(gè)工具類(lèi)似于硬件加速。對(duì)設(shè)計(jì)人員來(lái)說(shuō)，主要包括硬件和軟件設(shè)計(jì)流程。為了能夠盡快地上市，一般軟件設(shè)計(jì)周期會(huì)長(zhǎng)于硬件設(shè)計(jì)周期，在硬件周期還沒(méi)有開(kāi)始的時(shí)候，希望先進(jìn)行軟件設(shè)計(jì)。可在開(kāi)發(fā)時(shí)通過(guò)一種PC機(jī)的軟仿真方式設(shè)計(jì)，隨后當(dāng)想完成硬件級(jí)的硬件設(shè)置時(shí)，可以用我們的硬件仿真工具。同時(shí)，還可以把FPGA作為本身的協(xié)助處理器來(lái)完成。硬核跟ARM核結(jié)合在一起，可將幾個(gè)禮拜的設(shè)計(jì)時(shí)間縮短至兩三個(gè)小時(shí)。

28納米SoC FPGA的創(chuàng)新包括：28納米工藝、ARM9的硬核、自身的開(kāi)發(fā)環(huán)境。不管是硬件創(chuàng)新還是軟件創(chuàng)新，都會(huì)幫助客戶(hù)降低成本、提升性能、降低功耗。