國內(nèi)EDA的機(jī)遇與挑戰(zhàn) EDA工具需“由點(diǎn)及面”

當(dāng)前半導(dǎo)體產(chǎn)業(yè)產(chǎn)品及工藝的發(fā)展，將引起功耗、設(shè)計復(fù)雜度、器件機(jī)理、電遷移、設(shè)計方法學(xué)、研發(fā)投入等方面的深刻變化，這些變化將會為EDA工具帶來挑戰(zhàn)和機(jī)遇。隨著工藝的提升和設(shè)計方法的改善，芯片性能在近幾年得到大幅度提高。除了工作頻率變得越來越高，集成了眾多模塊的線上系統(tǒng)(SoC)也使芯片設(shè)計變得越來越復(fù)雜。同時，隨著移動產(chǎn)品的快速發(fā)展，低功耗設(shè)計變得日益重要，這對EDA工具提出了不小的挑戰(zhàn)。

半導(dǎo)體工藝技術(shù)持續(xù)進(jìn)步給設(shè)計和EDA工具帶來了深遠(yuǎn)影響。在20nm制程下，一顆移動應(yīng)用的芯片包含超過10億個晶體管，EDA工具面臨著更為復(fù)雜的驗證和DFM挑戰(zhàn)，并需要支持double patterning等新技術(shù)的應(yīng)用。隨著FinFET、3D IC等新工藝的應(yīng)用，EDA需要進(jìn)行器件機(jī)理研究及復(fù)雜模型的精準(zhǔn)化及標(biāo)準(zhǔn)化。電遷移引起的效應(yīng)也將是EDA工具需重點(diǎn)攻克的難題。

對于EDA產(chǎn)業(yè)面臨的機(jī)遇和挑戰(zhàn)，國外EDA大廠針對先進(jìn)工藝，在3D IC技術(shù)、低功耗設(shè)計以及大規(guī)模的協(xié)同驗證等方面加大了研發(fā)投入和并購力度。國內(nèi)的EDA產(chǎn)業(yè)與國外先進(jìn)水平還有著不小的差距，在面對挑戰(zhàn)時，要敢于迎接挑戰(zhàn)，堅持自主創(chuàng)新的道路。國內(nèi)EDA產(chǎn)業(yè)應(yīng)當(dāng)與代工企業(yè)和設(shè)計公司緊密結(jié)合，相互促進(jìn)共同成長，對于最先進(jìn)的工藝和技術(shù)重點(diǎn)攻關(guān)，實(shí)現(xiàn)點(diǎn)上的突破。

同時，國內(nèi)EDA公司一定不能拘泥于個別的點(diǎn)工具，平臺化也非常重要。國內(nèi)EDA產(chǎn)品要形成自己的完整解決方案，為國內(nèi)外的設(shè)計公司和代工企業(yè)提供有力的支持，而不是僅僅起到點(diǎn)綴作用。此外，隨著SoC的發(fā)展，IP的重要性日益凸顯，提供與IP相關(guān)的服務(wù)與驗證工具也是國內(nèi)EDA產(chǎn)業(yè)應(yīng)當(dāng)考慮的發(fā)展方向。

隨著芯片的集成度越來越高以及SoC應(yīng)用不斷拓寬，也需要EDA公司有能力提供涵蓋數(shù)字、模擬、混合信號、制造、軟件等經(jīng)過驗證的綜合設(shè)計流程和可靠的設(shè)計工具。新機(jī)遇新挑戰(zhàn)的不斷涌現(xiàn)，也給EDA產(chǎn)業(yè)發(fā)展帶來了機(jī)遇，但技術(shù)開發(fā)及驗證難度也在不斷增加，隨之增加的是EDA的研發(fā)投入。與65nm相比，研發(fā)投入可能會增加一個量級，這是很多初創(chuàng)公司難以承受的，需要更多的支持。