Cadence最新Allegro/OrCAD 16.6 應對PCB設(shè)計趨勢

近日，Cadence宣布推出最新版PCB解決方案Allegro/OrCAD 16.6。該公司中國區(qū)VAR&SPB部銷售經(jīng)理熊文表示，新版本在應對PCB設(shè)計的小型化、高速化、智能化、以及提升團隊協(xié)同設(shè)計效率方面實現(xiàn)了長足的進步。

“與Protel提供一個完整的設(shè)計工具包不同，Allegro工具提供了相當靈活的配置，通過拆分成許多功能模塊，不同需求的客戶可以找到最貼切的方案，從而大幅節(jié)省了成本。”熊文說，“此外，Cadence還在Team Design、小型化、三維接口等方面進行了優(yōu)化，并強化了用戶互動功能，工程師可通過云存儲將設(shè)計方案放到云端。”

例如，Allegro 16.6的新功能有助于嵌入式雙面及垂直部件的小型化改良，通過改進時序敏感型物理實現(xiàn)與驗證，將高速界面的時序閉合加快了30-50%，并改進了ECAD和機械化CAD(MCAD)協(xié)同設(shè)計;而OrCAD 16.6 PSpice則不但引入了多核模擬支持系統(tǒng)，還通過改善模擬集合和平均，提高了20%模擬速度——這些都對加快多功能電子產(chǎn)品的開發(fā)至關(guān)重要。

科通Cadence產(chǎn)品經(jīng)理王其平分析稱，PCB設(shè)計目前面臨的主要挑戰(zhàn)來自于以下4個方面：1. 低成本。產(chǎn)品功能越來越多，但PCB板的層數(shù)、面積和布線卻越來越少;2.高速化。手機、平板電腦SoC處理器頻率已經(jīng)達到了射頻級的1.6GHz，還要同時考慮DDR2/3/4的影響;3. 小型化對信號完整性的挑戰(zhàn)。Cadence 2012年之所以出手收購了信號與電源完整性技術(shù)供應商Sigrity，就是希望進一步加強仿真的能力;4. 如何讓設(shè)計工具智能化，以加速產(chǎn)品上市周期。因此，非常有必要讓工程師深入了解如何將Allegro 16.6的優(yōu)勢與本土需求結(jié)合，從而給設(shè)計帶來優(yōu)化。

具體而言，Allegro 16.6通過自動交互延遲調(diào)整(AiDT)加快時序敏感型物理實現(xiàn)。自動交互延遲調(diào)整可縮短時間，滿足高級標準界面的時序約束，例如DDR3等;此外，AiDT還可幫助用戶逐個界面地迅速調(diào)整關(guān)鍵高速信號的時間，或?qū)⑵鋺糜谧止?jié)通道級，將PCB上的線路調(diào)整時間從數(shù)日縮短到幾個小時。EMA Timing Designer結(jié)合Allegro PCB SI功能，幫助用戶迅速實現(xiàn)關(guān)鍵高速信號的時序閉合。

Allegro套件的PCB設(shè)計小型化功能于2011年推出，新產(chǎn)品則繼續(xù)利用了嵌入式有源及無源元件最新的生產(chǎn)工藝，解決電路板尺寸不斷縮小有關(guān)的特定設(shè)計問題。元件可利用Z軸垂直潛入到PCB內(nèi)層，從而大幅減少X和Y軸布線空間。同時，PCB/enclosure協(xié)同設(shè)計通過ECAD-MCAD流程進行簡化，基于proStep iViP標準的EDMD schema 2.0版本，減少了ECAD和MCAD團隊之間不必要的迭代，縮短產(chǎn)品開發(fā)時間。

而OrCAD 16.6版本的新型擴展信號集成流提供了OrCAD Capture和OrCAD PCB SI產(chǎn)品之間的無縫雙向界面。這種新型集成實現(xiàn)了簡化預布線拓撲和約束開發(fā)的自動化和全面的設(shè)計方法，提高生產(chǎn)率100%。OrCAD 16.6同時還可擴展了Tcl編程功能和OrCAD Capture到PSpice的應用方法。因此，用戶可以在標準的“即取即用”解決方案所能提供的范圍之外擴展和定制他們的模擬和環(huán)境。通過Tcl調(diào)用模擬數(shù)據(jù)和環(huán)境，用戶可以通過用戶定義等式和方程式來定制允許任何參數(shù)、map用戶參數(shù)或PSpice程序的模擬。

王其平表示，市場資源和聯(lián)合支持是科通的重要優(yōu)勢，科通可以為用戶提供從芯片級到板級的良好支持，在成本方面也更具競爭力。2012年，科通代理Cadence的業(yè)務量實現(xiàn)了將近100%的增長，兩年內(nèi)客戶數(shù)量已達到100多家。從以已有實例來看，客戶用兩個月時間即可完成從Protel向Cadence工具的全部切換。