GLOBALFOUNDRIES推強化型55納米CMOS邏輯制程

近日，GLOBALFOUNDRIES宣布將公司的55 納米(nm) 低功耗強化型 (LPe)制程技術(shù)平臺進行了最新技術(shù)強化, 推出具備ARM公司合格的下一代存儲器和邏輯IP解決方案的 55nm LPe 1V 。“55nm LPe 1V”是業(yè)內(nèi)首個且唯一支持ARM 1.0/1.2V物理IP庫的強化型制程節(jié)點，使芯片設計人員能夠在單一系統(tǒng)級芯片(SoC)中使用單一制程同時支持兩個工作電壓。

GLOBALFOUNDRIES產(chǎn)品營銷副總裁Bruce Kleinman表示：“‘55nm LPe 1V’的核心優(yōu)勢在于，一個設計庫可同時適用于1.0伏電壓及1.2伏電壓的設計環(huán)境。這意味著設計人員可以在該平臺上始終采用同一套設計規(guī)則和模型，無需增加額外光罩層數(shù)或特殊制程，在保證功耗效率和性能優(yōu)化的同時節(jié)省了成本且提高了設計靈活性。”

基于ARM的1.0V/1.2V標準單元和存儲器編譯器，GLOBALFOUNDRIES “55nm LPe 1V”能夠幫助設計人員在速度、功耗和面積設計方面獲得優(yōu)化，特別有利于在設計SoC解決方案時面臨功耗限制的設計人員。

ARM為GLOBALFOUNDRIES先進的55納米LPe制程提供了全面的8軌、9軌和12軌庫的硅晶驗證平臺，以及高速、高密度存儲器編譯器。

ARM公司物理IP部門營銷副總裁John Heinlein博士表示：“1伏和1.2伏操作環(huán)境的結(jié)合，以及對邏輯電平轉(zhuǎn)換的支持，可以提供低功耗、高性能和更小芯片面積的完美結(jié)合。與之前的解決方案相比，雙電壓特性及Artisan下一代存儲器編譯器架構(gòu)減少了至少35%的動態(tài)功耗和靜態(tài)功耗。”

“55nm LPe 1V”尤其適用于大容量、電池供電的移動消費設備以及各種綠色節(jié)能產(chǎn)品。制程設計(PDK)和電子設計自動化(EDA)工具包現(xiàn)已面市，并提供多項目晶圓(MPW)服務。

Artisan存儲器提供了靈活的生產(chǎn)選擇，被廣泛應用于全世界數(shù)十億產(chǎn)品。這些下一代存儲器是更廣泛的65納米至20納米Artisan物理IP平臺的組成部分，其特性包括：可延長電池壽命的低電壓和待機模式，可實現(xiàn)最快處理器速度的超高速緩存，以及可減少低成本SoC設計面積的專有設計工藝。