Sidense采用16nm工藝成功演示1T-OTP的讀寫能力

和20納米標(biāo)準(zhǔn)晶體管比較，3D 16納米 FinFET具有更高性能、更低動(dòng)態(tài)功耗，更小晶體管體積等優(yōu)點(diǎn)。近日，Sidense公司就采用16納米CMOS FinFET工藝技術(shù)制造的測(cè)試芯片，成功演示了1T-OTP位單元架構(gòu)的讀寫能力。

Sidense創(chuàng)始人、首席技術(shù)官Wlodek Kurjanowicz表示："Sidense的嵌入式一次性可編程存儲(chǔ)器宏業(yè)已被授權(quán)給客戶用于從0.18微米向下至28納米的設(shè)計(jì)，同時(shí)也被證明適用于20納米工藝技術(shù)。我們的分離通道1T-OTP宏被設(shè)計(jì)成隨著采用更小的工藝技術(shù)而具有更高的可擴(kuò)展性?？吹轿覀兊睦碚撛谥T如FinFET這樣的新晶體管架構(gòu)中得到驗(yàn)證，我們感到非常高興。"

與20納米標(biāo)準(zhǔn)晶體管相比，三維16納米FinFET架構(gòu)的性能、功耗、體積等方面有極大優(yōu)勢(shì)，而前者的優(yōu)勢(shì)在于能讓設(shè)計(jì)師在一塊芯片上實(shí)現(xiàn)更多的功能。更為重要的是，F(xiàn)inFET架構(gòu)消除了短通道效應(yīng)及隨之而來的高泄漏電流，這兩個(gè)因素妨礙傳統(tǒng)平面晶體管器件的可擴(kuò)展性。由于擁有這些屬性，利用FinFET架構(gòu)設(shè)計(jì)的器件對(duì)那些要求高性能和最小功耗的細(xì)分市場(chǎng)(如移動(dòng)計(jì)算、通信和物聯(lián)網(wǎng)上的高端處理器節(jié)點(diǎn))具有很大的吸引力。

采用16納米工藝技術(shù)的初步測(cè)試結(jié)果證實(shí)位單元工作正常，編程電壓與28納米的Sidense 1T-OTP差不多，且泄漏電流只有十分之一。編程位單元特性與20納米和28納米位單元相比一樣好甚至更好，具有卓越的后烘烤位單元穩(wěn)定性，并且已編程單元和未編程單元之間有非常大的余量。

臺(tái)積電(TSMC)設(shè)計(jì)基礎(chǔ)設(shè)施營銷部高級(jí)總監(jiān)Suk Lee表示："臺(tái)積電的16納米技術(shù)憑借增強(qiáng)的速度性能和降低的功耗，是移動(dòng)設(shè)備芯片設(shè)計(jì)的首選。非易失性存儲(chǔ)器現(xiàn)在和將來仍是移動(dòng)設(shè)備的關(guān)鍵部件。采用這種工藝技術(shù)的Sidense一次性可編程器件取得良好的初步測(cè)試結(jié)果令人鼓舞。"